JPH0430058B2 - - Google Patents
Info
- Publication number
- JPH0430058B2 JPH0430058B2 JP57192957A JP19295782A JPH0430058B2 JP H0430058 B2 JPH0430058 B2 JP H0430058B2 JP 57192957 A JP57192957 A JP 57192957A JP 19295782 A JP19295782 A JP 19295782A JP H0430058 B2 JPH0430058 B2 JP H0430058B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- circuit
- section
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、出力端子の多機能化をはかることが
でき、しかも、このことによつて出力端子数の増
加を招くことのない出力インターフエース回路を
内蔵して構成された大規模集積回路に関する。
でき、しかも、このことによつて出力端子数の増
加を招くことのない出力インターフエース回路を
内蔵して構成された大規模集積回路に関する。
従来例の構成とその問題点
近年、大規模集積回路（LSI）の多機能化と高
集積化が進み、１個のLSI（１チツプ）当りの出
力端子数は増加する傾向にある。この出力端子数
の増加は、LSIを構成する半導体基板面積の増
大、封止構造の大型化をもたらし、LSIの価格を
高騰させる不都合を招く。この不都合を排除する
には、出力端子数を削減すればよいところである
が、上記のLSIの多機能化と高集積化は、この出
力端子数の削減とは相反する方向の変化をLSIに
もたらしている。
集積化が進み、１個のLSI（１チツプ）当りの出
力端子数は増加する傾向にある。この出力端子数
の増加は、LSIを構成する半導体基板面積の増
大、封止構造の大型化をもたらし、LSIの価格を
高騰させる不都合を招く。この不都合を排除する
には、出力端子数を削減すればよいところである
が、上記のLSIの多機能化と高集積化は、この出
力端子数の削減とは相反する方向の変化をLSIに
もたらしている。
ところで、このような多機能化と高集積化によ
る出力端子数の増加は、主に、多種の信号出力を
取り出すために作用する回路部の構成によつても
たらされる。
る出力端子数の増加は、主に、多種の信号出力を
取り出すために作用する回路部の構成によつても
たらされる。
第１図は、LSIの中に集積化され、たとえば、
２種類の信号出力を取り出すために作用する回路
部の従来例を示すブロツク図である。
２種類の信号出力を取り出すために作用する回路
部の従来例を示すブロツク図である。
この回路部は、図示するように、内部回路の複
数のデータを出力するデータバス１に直結するデ
コーダ部２、同デコーダ部２ならびに内部データ
バス１に繋るラツチ部３，３１，３２で構成さ
れ、しかも各ラツチ部３，３１，３２が出力ポー
ト４，４１，４２に繋る構成となつている。この
ような回路は、その構成は単純であり、簡単なも
のといえるが、各種の信号が別々の出力ポートに
出力される回路構成であるため、出力端子数は必
然的に多くなる。したがつて、このような回路部
の構成では、端子数の増加に伴う製品価格の高騰
を阻止することはできなかつた。
数のデータを出力するデータバス１に直結するデ
コーダ部２、同デコーダ部２ならびに内部データ
バス１に繋るラツチ部３，３１，３２で構成さ
れ、しかも各ラツチ部３，３１，３２が出力ポー
ト４，４１，４２に繋る構成となつている。この
ような回路は、その構成は単純であり、簡単なも
のといえるが、各種の信号が別々の出力ポートに
出力される回路構成であるため、出力端子数は必
然的に多くなる。したがつて、このような回路部
の構成では、端子数の増加に伴う製品価格の高騰
を阻止することはできなかつた。
発明の目的
本発明は、多種の信号出力を取り出すにあた
り、多種のデータ信号から選んだ複数のデータ信
号を１群として同一の端子から出力させることの
できるインターフエース回路を内蔵させ、LSIが
多機能化ならびに高集積化されても、このことに
よつて出力端子数が増加することのないLSIの提
供を目的とするものである。
り、多種のデータ信号から選んだ複数のデータ信
号を１群として同一の端子から出力させることの
できるインターフエース回路を内蔵させ、LSIが
多機能化ならびに高集積化されても、このことに
よつて出力端子数が増加することのないLSIの提
供を目的とするものである。
発明の構成
本発明の大規模集積回路は、多種のデータ信号
から選んだ複数のデータを１群として出力端子に
出力させるために、内部回路の複数のデータを伝
送するデータバスと、同データバスからデータを
受け、データを変換するデコーダ部と、前記デー
タバスからの複数のデータと、前記デコーダ部か
らの変換データとを入力し、いずれかを選択する
マルチプレクサ部と、前記マルチプレクサ部のデ
ータ選択を制御する信号を発するゲート回路と、
前記マルチプレクサの出力をラツチ制御するラツ
チ部と、前記ラツチ部に接続された出力ポートと
を設けた構成となつている。この構成により、１
つの出力端子が１群のデータに対して共通とな
る。
から選んだ複数のデータを１群として出力端子に
出力させるために、内部回路の複数のデータを伝
送するデータバスと、同データバスからデータを
受け、データを変換するデコーダ部と、前記デー
タバスからの複数のデータと、前記デコーダ部か
らの変換データとを入力し、いずれかを選択する
マルチプレクサ部と、前記マルチプレクサ部のデ
ータ選択を制御する信号を発するゲート回路と、
前記マルチプレクサの出力をラツチ制御するラツ
チ部と、前記ラツチ部に接続された出力ポートと
を設けた構成となつている。この構成により、１
つの出力端子が１群のデータに対して共通とな
る。
実施例の説明
本発明の大規模集積回路について、第２図を参
照して説明する。
照して説明する。
第２図は、大規模集積回路の１つである１チツ
プ４ビツトマイクロコンピユータの出力インター
フエース回路を本発明の回路構成とした実施例を
示す図である。デコーダ６は、データバス１のデ
ータを入力し、データ変換して、マルチプレクサ
７，７１へ出力する。デコーダ６は、補助信号入
力端子５を有し、これに外部から与えられる補助
入力信号によつて制御される。マルチプレクサ
７，７１は、それぞれデコーダから変換されたデ
ータと、データバス１からのデータとを入力し、
いずれかを選択して出力する。マルチプレクサ
７，７１の出力は、それぞれラツチ３３，３４を
経て出力ポート４３，４４へ伝送される。
プ４ビツトマイクロコンピユータの出力インター
フエース回路を本発明の回路構成とした実施例を
示す図である。デコーダ６は、データバス１のデ
ータを入力し、データ変換して、マルチプレクサ
７，７１へ出力する。デコーダ６は、補助信号入
力端子５を有し、これに外部から与えられる補助
入力信号によつて制御される。マルチプレクサ
７，７１は、それぞれデコーダから変換されたデ
ータと、データバス１からのデータとを入力し、
いずれかを選択して出力する。マルチプレクサ
７，７１の出力は、それぞれラツチ３３，３４を
経て出力ポート４３，４４へ伝送される。
ところで、このインターフエース回路の基本動
作は、以下のようになつている。
作は、以下のようになつている。
データバス１のデータと補助信号入力端子５に
加わる補助入力信号とは常にデコーダ６に入力さ
れており、データバスのデータは、デコーダ６で
８ビツトデータに変換されている。外部または集
積回路内からの信号を受けてゲート回路８が発す
る切り換え制御信号によつて、バスデータのデー
タを選ぶかあるいはデコーダ出力を選ぶかが選択
される。
加わる補助入力信号とは常にデコーダ６に入力さ
れており、データバスのデータは、デコーダ６で
８ビツトデータに変換されている。外部または集
積回路内からの信号を受けてゲート回路８が発す
る切り換え制御信号によつて、バスデータのデー
タを選ぶかあるいはデコーダ出力を選ぶかが選択
される。
また、ゲート回路８の出力と、外部からそれぞ
れ出力制御信号印加端子９，９１へ与えられる制
御信号とを受けて、ゲート回路１０，１１のつく
る信号によつて、ラツチ３３，３４はラツチ制御
され、出力ポート４３，４４に取り出される。
れ出力制御信号印加端子９，９１へ与えられる制
御信号とを受けて、ゲート回路１０，１１のつく
る信号によつて、ラツチ３３，３４はラツチ制御
され、出力ポート４３，４４に取り出される。
以上のように構成された本発明の大規模集積回
路では、出力ポートを２通りに使用することが可
能になる。
路では、出力ポートを２通りに使用することが可
能になる。
すなわち、その１つは、それぞれを独立の出力
ポートとして用い、データバスの内容をそのまま
出力する使用方法である。他の１つは、２つの出
力ポートを１つにまとめ、デコーダを用いて４ビ
ツトから８ビツトへの変換を行い、この変換した
データを１度に出力させ、８ビツト出力ポートと
する使用方法である。
ポートとして用い、データバスの内容をそのまま
出力する使用方法である。他の１つは、２つの出
力ポートを１つにまとめ、デコーダを用いて４ビ
ツトから８ビツトへの変換を行い、この変換した
データを１度に出力させ、８ビツト出力ポートと
する使用方法である。
発明の効果
以上説明したように、本発明の大規模集積回路
は、多機能化と高集積化にともなう出力端子数の
増加が抑制されており、出力端子数の増加による
価格の高騰といつた不都合を排除することができ
る。
は、多機能化と高集積化にともなう出力端子数の
増加が抑制されており、出力端子数の増加による
価格の高騰といつた不都合を排除することができ
る。
また、汎用化された１チツプマイクロコンピユ
ータの構成を本発明の大規模集積回路の構成とし
た場合には、使用者が出力端子の選択をするに際
して、プログラム上でこの選択を行うことが可能
となり、使い勝手の面でもすぐれたマイクロコン
ピユータが実現される効果も奏する。
ータの構成を本発明の大規模集積回路の構成とし
た場合には、使用者が出力端子の選択をするに際
して、プログラム上でこの選択を行うことが可能
となり、使い勝手の面でもすぐれたマイクロコン
ピユータが実現される効果も奏する。
第１図は出力端子機能の向上をはかつた従来の
大規模集積回路のデータ出力回路部の構成を示す
図、第２図は本発明にかかる大規模集積回路のデ
ータ出力回路部の構成を示す図である。 １……データバス、２，６……デコーダ、３，
３１〜３４……ラツチ、４，４１〜４４……出力
ポート、５……補助信号入力端子、７，７１……
マルチプレクサ、８……マルチプレクサ切換信号
発生用のゲート回路、９，９１……出力制御信号
印加端子、１０，１１……出力制御信号供給用の
ゲート回路。
大規模集積回路のデータ出力回路部の構成を示す
図、第２図は本発明にかかる大規模集積回路のデ
ータ出力回路部の構成を示す図である。 １……データバス、２，６……デコーダ、３，
３１〜３４……ラツチ、４，４１〜４４……出力
ポート、５……補助信号入力端子、７，７１……
マルチプレクサ、８……マルチプレクサ切換信号
発生用のゲート回路、９，９１……出力制御信号
印加端子、１０，１１……出力制御信号供給用の
ゲート回路。
Claims (1)
- 【特許請求の範囲】 １ 内部回路の複数のデータを伝送するデータバ
スと、 同データバスからデータを受け、データを変換
するデコーダ部と、 前記データバスからの複数のデータと、前記デ
コーダ部からの変換データを入力し、いずれかを
選択するマルチプレクサ部と、 前記マルチプレクサ部のデータ選択を制御する
信号を発するゲート回路と、 前記マルチプレクサの出力をラツチ制御するラ
ツチ部と、 前記ラツチ部に接続された出力ポートとを有す
る大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192957A JPS5983234A (ja) | 1982-11-02 | 1982-11-02 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57192957A JPS5983234A (ja) | 1982-11-02 | 1982-11-02 | 大規模集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5983234A JPS5983234A (ja) | 1984-05-14 |
| JPH0430058B2 true JPH0430058B2 (ja) | 1992-05-20 |
Family
ID=16299838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57192957A Granted JPS5983234A (ja) | 1982-11-02 | 1982-11-02 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983234A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6068916A (en) * | 1995-10-30 | 2000-05-30 | Bando Chemical Industries, Ltd. | Tension member for belt, method of producing the same and belt including the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54136243A (en) * | 1978-04-14 | 1979-10-23 | Toshiba Corp | Address conversion circuit |
-
1982
- 1982-11-02 JP JP57192957A patent/JPS5983234A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5983234A (ja) | 1984-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4233524A (en) | Multi-function logic circuit | |
| GB1026890A (en) | Computer organization | |
| KR890015118A (ko) | 디지탈 신호 처리 프로세서 | |
| JPH05204820A (ja) | マイクロプロセッサ、処理システム、およびバスインタフェース | |
| JPS603771A (ja) | プログラマブルコントロ−ラのインタ−フエ−ス回路 | |
| US5546566A (en) | Emulation system for microcomputer | |
| JPS6362898B2 (ja) | ||
| JP2601792B2 (ja) | 大規模集積回路装置 | |
| JPS5983234A (ja) | 大規模集積回路 | |
| JPS6072318A (ja) | 論理ｌｓｉ | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS6158074A (ja) | マイクロコンピユ−タ | |
| JPS5823473A (ja) | 多用途集積回路 | |
| JPH046029B2 (ja) | ||
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| JPH0237067Y2 (ja) | ||
| JPS6095370A (ja) | 集積回路装置 | |
| JPS5979366A (ja) | Ｃｐｕボ−ド | |
| JPH0432089A (ja) | 半導体メモリ装置 | |
| JPH04155481A (ja) | マイクロプロセッサ | |
| JPH0632222B2 (ja) | ラツチ回路 | |
| JPS63273154A (ja) | 半導体チツプ | |
| JPH03164852A (ja) | 集積回路 | |
| JPS54136143A (en) | Input/output circuit connection system for computer | |
| JPS5682958A (en) | Address conversion system |