JPS6344252A - 電子計算機の異常動作監視装置 - Google Patents
電子計算機の異常動作監視装置Info
- Publication number
- JPS6344252A JPS6344252A JP61188918A JP18891886A JPS6344252A JP S6344252 A JPS6344252 A JP S6344252A JP 61188918 A JP61188918 A JP 61188918A JP 18891886 A JP18891886 A JP 18891886A JP S6344252 A JPS6344252 A JP S6344252A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- processor
- data
- signal
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 title description 10
- 238000012806 monitoring device Methods 0.000 title description 7
- 238000012545 processing Methods 0.000 claims abstract description 16
- 238000007689 inspection Methods 0.000 claims abstract description 13
- 238000012360 testing method Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 abstract description 3
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 230000005856 abnormality Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機の異常動作監視装置に関する。
従来の技術としては例えばウォッチドッグタイマが６る
。ウォッチドッグタイマは一定周期ごとに検査装置にパ
ルスを出力するプログラム金検査対象となるコンピュー
タに格納しておき、設定されたタイムアウト値以内にパ
ルスが検査装置に入力されなけれはコンピュータの異常
動作として割込みの発生及びアラームの出力を行うもの
である。
。ウォッチドッグタイマは一定周期ごとに検査装置にパ
ルスを出力するプログラム金検査対象となるコンピュー
タに格納しておき、設定されたタイムアウト値以内にパ
ルスが検査装置に入力されなけれはコンピュータの異常
動作として割込みの発生及びアラームの出力を行うもの
である。
上述した従来の電子計算機の異常動作監視装置は、一定
周期ごとに検査装置にパルスを出力させるために、一定
周期ごとに実行中のプログラムを止めてパルスを出力さ
せるプログラムを走らせる必要があるので、プログラム
の処理速度が遅くなるという欠点があった。
周期ごとに検査装置にパルスを出力させるために、一定
周期ごとに実行中のプログラムを止めてパルスを出力さ
せるプログラムを走らせる必要があるので、プログラム
の処理速度が遅くなるという欠点があった。
本発明の電子計算機の異常動作監視装置は、所定のプロ
グラムを格納している第１のメモリと、規範データを記
憶している第２のメモリと。
グラムを格納している第１のメモリと、規範データを記
憶している第２のメモリと。
第１のメモリに格納されているプログラムに従って一定
の処理ルーチンを実行するプロセッサが前記第１のメモ
リにアクセスしていない事を示す前記プロセッサのステ
ータス信号の出力中に、前記第１のメモリの検査データ
を読み取る入力装置と、 前記入力装置で読み取られた第１のメモリの検査データ
と第２のメモリの規範データとを比較し。
の処理ルーチンを実行するプロセッサが前記第１のメモ
リにアクセスしていない事を示す前記プロセッサのステ
ータス信号の出力中に、前記第１のメモリの検査データ
を読み取る入力装置と、 前記入力装置で読み取られた第１のメモリの検査データ
と第２のメモリの規範データとを比較し。
比較した結果が異なれば出力信号を出力する比較装置と
、 前記比較装置の出力信号でアンーム信号全警報装置に出
力し前記プロセッサに割込み信号を出力する誤シ処理回
路−−−一−−−一−−−−ｍ−とを含んで構成される
。
、 前記比較装置の出力信号でアンーム信号全警報装置に出
力し前記プロセッサに割込み信号を出力する誤シ処理回
路−−−一−−−一−−−−ｍ−とを含んで構成される
。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明の一実施例を示すシステム構成図である
。第１図に示す電子計算機の異常動作監視装置は、所定
のプログラムを格納しているメモＩＪ １０と、メモリ
１０に格納されたプログラムに従って一定の処理ルーチ
ンを実行するプロセッサ２０と、監視装置１００と、警
報装置４０とを含んで構成される。
。第１図に示す電子計算機の異常動作監視装置は、所定
のプログラムを格納しているメモＩＪ １０と、メモリ
１０に格納されたプログラムに従って一定の処理ルーチ
ンを実行するプロセッサ２０と、監視装置１００と、警
報装置４０とを含んで構成される。
本実施例ではメモ’Ｊ １０のＯ番地からｆｆ番地に格
納されているプログラムが例えばＯ８でこれを検査デー
タとする。
納されているプログラムが例えばＯ８でこれを検査デー
タとする。
アクセス＋ｊ２０は、メモリ１０とアクセスしていない
時はステータス信号ａｆ出力する出力ボート２１を備え
るプロセッサである。
時はステータス信号ａｆ出力する出力ボート２１を備え
るプロセッサである。
監視装置１００は、メモリ１０のＯ番地からｆｆ番地に
格納されている検査データと同じ内容の規範データを１
００番地からｉｆｆ番地に格納しているメモリ３０と、
読み出すデータのメモリ内のアドレスを決めるアドレス
演算装置１２０と、ステータス信号ａが出力中にアドレ
ス演算装置１２０で定められたアドレスにある検査デー
タをメモリ１０から読み取る入力装置１１０と、入力装
置１１０で読まれた検査データと規範データを比較し比
較した結果が異なれば出力信号ｂ’６出力する比較装置
１３０と、出力信号すによってプロセッサ２０に割込み
をかける割込み信号Ｃと警報装置４０を起動するアラー
ム信号ｄを出力する誤り処理回路１４０とを含んで構成
される。
格納されている検査データと同じ内容の規範データを１
００番地からｉｆｆ番地に格納しているメモリ３０と、
読み出すデータのメモリ内のアドレスを決めるアドレス
演算装置１２０と、ステータス信号ａが出力中にアドレ
ス演算装置１２０で定められたアドレスにある検査デー
タをメモリ１０から読み取る入力装置１１０と、入力装
置１１０で読まれた検査データと規範データを比較し比
較した結果が異なれば出力信号ｂ’６出力する比較装置
１３０と、出力信号すによってプロセッサ２０に割込み
をかける割込み信号Ｃと警報装置４０を起動するアラー
ム信号ｄを出力する誤り処理回路１４０とを含んで構成
される。
次に電子計算機の異常動作監視の方法を説明する。ここ
で、メモリ１０の検査データの中の１バイトのデータを
検査セル、又メモリ３０の規範データの中の１バイトの
データを規範セルと表し、さらにメモリ１０の中の検査
セルのアドレスを示すポインタを検査セルポインタと表
す。
で、メモリ１０の検査データの中の１バイトのデータを
検査セル、又メモリ３０の規範データの中の１バイトの
データを規範セルと表し、さらにメモリ１０の中の検査
セルのアドレスを示すポインタを検査セルポインタと表
す。
はじめにアドレス演算装置１２０で検査セルポインタの
初期値を決める。本実施例ではメモリ１０に格納されて
いる検査データの格納開始番地のＯ番地を検査セルポイ
ンタの初期値とする。そしてプロセッサ２０のステータ
ス信号ａが出力中に、入力装置１１０で、検査セルポイ
ンタが示すメモリ１０の０番地の検査セルを読み込む。
初期値を決める。本実施例ではメモリ１０に格納されて
いる検査データの格納開始番地のＯ番地を検査セルポイ
ンタの初期値とする。そしてプロセッサ２０のステータ
ス信号ａが出力中に、入力装置１１０で、検査セルポイ
ンタが示すメモリ１０の０番地の検査セルを読み込む。
次に読み取った検査セ／Ｌ／に対応するメモリ３０の１
００番地に格納されている規範セルを読み取り、比較装
置１３０で比較する。もし比較した結果が等しければア
ドレス演算装置１２０で検査セルポインタの値を単位量
、例えば１進め、次に読み取る検査セルのアドレス１に
１番地にする。そしてこの手順を繰シ返す。
００番地に格納されている規範セルを読み取り、比較装
置１３０で比較する。もし比較した結果が等しければア
ドレス演算装置１２０で検査セルポインタの値を単位量
、例えば１進め、次に読み取る検査セルのアドレス１に
１番地にする。そしてこの手順を繰シ返す。
もし比較した結果が等しく無ければ比較装置１３０は出
力信号ｂｔ−誤り処理回路１４０に出力し、誤シ処理回
路１４０は警報装置４０を起動させるアラーム信号ｄと
アクセス′＋ｊ２０に割込みをかける割込み信号ｃ’ｚ
出力する。
力信号ｂｔ−誤り処理回路１４０に出力し、誤シ処理回
路１４０は警報装置４０を起動させるアラーム信号ｄと
アクセス′＋ｊ２０に割込みをかける割込み信号ｃ’ｚ
出力する。
又検査セルポインタがある一定の量、例えばメモリ１０
に格納されている検査データの終了番地ここではｆｆに
なればアドレス演算装置は検査セルポインタを初期値、
ここでは０に戻す。又、入力装置１１０がメモリ１０に
アクセス中にプロセッサ２０の命令処理が終って出力ボ
ート２１のスティタス信号ａが反転すれば入力装置１１
０はメモリ１０へのアクセスを中止して、アクセス′！
ｊ２０のメモリアクセスが終るまで入力装置１１０はメ
モリ１０にアクセスしない。
に格納されている検査データの終了番地ここではｆｆに
なればアドレス演算装置は検査セルポインタを初期値、
ここでは０に戻す。又、入力装置１１０がメモリ１０に
アクセス中にプロセッサ２０の命令処理が終って出力ボ
ート２１のスティタス信号ａが反転すれば入力装置１１
０はメモリ１０へのアクセスを中止して、アクセス′！
ｊ２０のメモリアクセスが終るまで入力装置１１０はメ
モリ１０にアクセスしない。
本実施例では検査データの中の１バイトを読み込んでは
規範データと比較しているがステータス信号ａが出力さ
れている間に検査データの中の複数バイト’６読み込み
ステータス信号ａが反転した所で規範データと比較して
も良い。
規範データと比較しているがステータス信号ａが出力さ
れている間に検査データの中の複数バイト’６読み込み
ステータス信号ａが反転した所で規範データと比較して
も良い。
本発明の電子計算機の異常動作監視装置は、第１のメモ
リに格納されたプログラムに従って一定の処理ルーチン
を実行するプロセッサが第１のメモリにアクセスしてい
ない間に、比較装置で第１のメモリの検査データと第２
のメモリの規範データを比べることで、計算機の異常動
作の監視を行うために、所定の処理ルーチンを実行して
いるプロセッサを電子計算機の異常動作の監視の為に止
めることがないので、プログラムの処理速度を落さずに
電子計算機の異常動作の監視が出来るという効果がある
。
リに格納されたプログラムに従って一定の処理ルーチン
を実行するプロセッサが第１のメモリにアクセスしてい
ない間に、比較装置で第１のメモリの検査データと第２
のメモリの規範データを比べることで、計算機の異常動
作の監視を行うために、所定の処理ルーチンを実行して
いるプロセッサを電子計算機の異常動作の監視の為に止
めることがないので、プログラムの処理速度を落さずに
電子計算機の異常動作の監視が出来るという効果がある
。
第１図は本発明の一実施例を含むシステム構成図である
。
。
Claims (1)
- 【特許請求の範囲】 所定のプログラムを格納している第１のメモリと、前記
第１のメモリに格納されているプログラムに従って一定
の処理ルーチンを実行するプロセッサとを含んで構成さ
れる電子計算機の前記第１のメモリに格納されているプ
ログラムでプロセッサの正常な処理実行中には書き変ら
ないプログラムの１部（以下検査データと表す）と同じ
内容（以下規範データと表す）を記憶している第２のメ
モリと、 前記プロセッサが前記第１のメモリにアクセスしていな
い事を示す前記プロセッサのステータス信号の出力中に
前記第１のメモリの検査データを読み取る入力装置と、 前記入力装置で読み取られた第１のメモリの検査データ
と第２のメモリの規範データとを比較し比較した結果が
異なれば出力信号を出力する比較装置と、 前記比較装置の出力信号でアラーム信号を警報装置に出
力し前記プロセッサに割込信号を出力する誤り処理回路 とを含む事を特徴とする電子計算機の異常動作監視装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188918A JPS6344252A (ja) | 1986-08-11 | 1986-08-11 | 電子計算機の異常動作監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61188918A JPS6344252A (ja) | 1986-08-11 | 1986-08-11 | 電子計算機の異常動作監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6344252A true JPS6344252A (ja) | 1988-02-25 |
Family
ID=16232162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61188918A Pending JPS6344252A (ja) | 1986-08-11 | 1986-08-11 | 電子計算機の異常動作監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6344252A (ja) |
-
1986
- 1986-08-11 JP JP61188918A patent/JPS6344252A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0702297B1 (en) | A data processor with breakpoint circuit | |
| US20250165348A1 (en) | Processor, method for obtaining information, board, and network device | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JP2584466B2 (ja) | ディスクコントローラの自己診断方法 | |
| JPS6211745B2 (ja) | ||
| JPS62175834A (ja) | 中央処理装置の暴走検出回路 | |
| JPS63138437A (ja) | プログラム制御システム | |
| JPS61249152A (ja) | プログラム暴走処理方式 | |
| JPS6165354A (ja) | 障害プロセツサ検出方式 | |
| JPS6230105Y2 (ja) | ||
| JPH0149975B2 (ja) | ||
| JPH0314148A (ja) | プログラム破壊検出装置 | |
| JPS6363932B2 (ja) | ||
| JPS6324331A (ja) | コンピユ−タの暴走検知装置 | |
| JPH0272443A (ja) | データ処理装置 | |
| JPH02144744A (ja) | 外部メモリ診断機能付ｌｓｉ | |
| JPH0215353A (ja) | 特定アドレス時異常設定方式 | |
| JPS6111855A (ja) | デ−タ処理装置の機能診断方式 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPH0643221A (ja) | 半導体集積回路 | |
| JPS60193059A (ja) | プログラム動作チエツク方式 |