JPS634488A - 磁気バブルメモリ装置 - Google Patents
磁気バブルメモリ装置Info
- Publication number
- JPS634488A JPS634488A JP61146851A JP14685186A JPS634488A JP S634488 A JPS634488 A JP S634488A JP 61146851 A JP61146851 A JP 61146851A JP 14685186 A JP14685186 A JP 14685186A JP S634488 A JPS634488 A JP S634488A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- magnetic bubble
- minor
- redundant
- minor loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は記憶容量の高密度、高集積化に好適な磁気バブ
ルメモリ装置に関するものである。
ルメモリ装置に関するものである。
近年、記憶容量の高密度、高集積化に伴い、１枚の基板
上に２組の磁気バブルメモリ素子を形成して大容量化し
たいわゆるＥＶＥＮ−ＯＤＤ方式の磁気バブルメモリ装
置が例えば特公昭５６−４５２３４号公報あるいは〇−
π方式の磁気バブルメモリ装置が例えば特開昭５７−１
４３７８８号公報などにおいて提案されている。
上に２組の磁気バブルメモリ素子を形成して大容量化し
たいわゆるＥＶＥＮ−ＯＤＤ方式の磁気バブルメモリ装
置が例えば特公昭５６−４５２３４号公報あるいは〇−
π方式の磁気バブルメモリ装置が例えば特開昭５７−１
４３７８８号公報などにおいて提案されている。
第６図はこの種の磁気バブルメモリ装置の構成を示す平
面図である。同図において、ｍはマイナループ、Ｍｍは
マイナループ、Ｇは磁気バブル発生器、ＷＬは書き込み
ライン、ＷＧは情報書き込み用ゲート、ＭＷＧはマツプ
情報書き込み用ゲート、ＲＧは情報読み出し用ゲート、
ＲＬは読み出しライン、ＭＲＧはマツプ情報読み出し用
ゲート。
面図である。同図において、ｍはマイナループ、Ｍｍは
マイナループ、Ｇは磁気バブル発生器、ＷＬは書き込み
ライン、ＷＧは情報書き込み用ゲート、ＭＷＧはマツプ
情報書き込み用ゲート、ＲＧは情報読み出し用ゲート、
ＲＬは読み出しライン、ＭＲＧはマツプ情報読み出し用
ゲート。
ＤＭはメイン検出器、ＤＤはダミー検出器、ＢＰは端子
としてのボンディングパットであり、太線は導体パター
ン、細線は磁気バブルを転送させるシェブロンパターン
転送路をそれぞれ示しており。
としてのボンディングパットであり、太線は導体パター
ン、細線は磁気バブルを転送させるシェブロンパターン
転送路をそれぞれ示しており。
同図中、左側がＥＶＥＮ側ブロックＢＲＥ、右側がＯＤ
Ｄ側ブロックＢＲ○である。
Ｄ側ブロックＢＲ○である。
このように構成される磁気バブルメモリ装置において、
マイナループｍは情報を貯えるループで多数個の閉ルー
プ状バブル転送路からなる０例えば、ｌ Ｍ ｂ 素子
では通常５００〜６００本のマイナループｍからなり、
素子の大部分の面積を占有している。また、磁気バブル
メモリ素子では、ある程度の欠陥を許容させるために複
数個の動作不良マイナループが磁気バブルメモリ素子内
に存在しても良いように通常マイナループ数の約１割程
度の冗長マイナループが設けられている。このような冗
長マイナループを許容した磁気バブルメモリ素子では、
さらに特別なループとして欠陥ループ番号を記憶するた
めの・算用ループとしてマイナループＭｍが設けられて
いる。
マイナループｍは情報を貯えるループで多数個の閉ルー
プ状バブル転送路からなる０例えば、ｌ Ｍ ｂ 素子
では通常５００〜６００本のマイナループｍからなり、
素子の大部分の面積を占有している。また、磁気バブル
メモリ素子では、ある程度の欠陥を許容させるために複
数個の動作不良マイナループが磁気バブルメモリ素子内
に存在しても良いように通常マイナループ数の約１割程
度の冗長マイナループが設けられている。このような冗
長マイナループを許容した磁気バブルメモリ素子では、
さらに特別なループとして欠陥ループ番号を記憶するた
めの・算用ループとしてマイナループＭｍが設けられて
いる。
ＥＶＥＮ−ＯＤＤ方式の磁気バブルメモリ素子は、情報
を偶数ビットと奇数ビットとに分割して偶数ビットをＥ
ＶＥＮ側ブロックＢＲＥで記憶し、奇数ビットをＯＤＤ
側ブロックＢＲＯで記憶する構成であり、例えば先頭の
マイナループｍから磁気バブル検出器りまでのピント数
と、先頭のマイナループｍから磁気バブル発生器Ｇまで
のビット数とが、ＥＶＥＮ側ブロックＢＲＥとＯＤＤ側
ブロックＢＲＯとで１ビツト異なり、偶数ビットと奇数
ビットとを分割して処理し易くできるように構成されて
いる。また、マイナループＭｍはＥＶＥＮ側ブロックＢ
ＲＥおよびＯＤＤ側ブロックＢＲＯに共通に１本設けれ
ば良く、通常、ＯＤＤ側ブロックＢＲ○に１本のマイナ
ループが設けられ、この１本のマイナループ内にＥＶＥ
Ｎ側ブロックＢＲＥおよびＯＤＤ側ブロックＢＲＯの両
ブロックＢＲＥ、ＢＲＯの欠陥ループ番号情報（マツプ
情報）が貯えられる。あるいは場合によっては、第６図
に示すようにＥＶＥＮ側ブロックＢＲＥとＯＤＤ側ブロ
ックＢＲＯにそれぞれ１本ずつ専用のマイナループＭｍ
ｅ、 Ｍｍｏを備え、マイナループＭＩｌｌｅにはＥＶ
ＥＮ側ブロックＢＲＥのマツプ情報を、マイナループＭ
ｍｏにはＯＤＤ側ブロックＢＲＯのマツプ情報を貯える
。この場合、２本のマイナループＭｍｅ、 Ｍｍｏには
異なる情報が貯えられ、同時に使用される。また、磁気
バブル検出器りまでのビット数および磁気バブル発生器
Ｇからのビット数が２本のマイナループＭｍｅ、 Ｍｍ
ｏ間で１ピント異ならせてあり、その処理を容易にして
いる。
を偶数ビットと奇数ビットとに分割して偶数ビットをＥ
ＶＥＮ側ブロックＢＲＥで記憶し、奇数ビットをＯＤＤ
側ブロックＢＲＯで記憶する構成であり、例えば先頭の
マイナループｍから磁気バブル検出器りまでのピント数
と、先頭のマイナループｍから磁気バブル発生器Ｇまで
のビット数とが、ＥＶＥＮ側ブロックＢＲＥとＯＤＤ側
ブロックＢＲＯとで１ビツト異なり、偶数ビットと奇数
ビットとを分割して処理し易くできるように構成されて
いる。また、マイナループＭｍはＥＶＥＮ側ブロックＢ
ＲＥおよびＯＤＤ側ブロックＢＲＯに共通に１本設けれ
ば良く、通常、ＯＤＤ側ブロックＢＲ○に１本のマイナ
ループが設けられ、この１本のマイナループ内にＥＶＥ
Ｎ側ブロックＢＲＥおよびＯＤＤ側ブロックＢＲＯの両
ブロックＢＲＥ、ＢＲＯの欠陥ループ番号情報（マツプ
情報）が貯えられる。あるいは場合によっては、第６図
に示すようにＥＶＥＮ側ブロックＢＲＥとＯＤＤ側ブロ
ックＢＲＯにそれぞれ１本ずつ専用のマイナループＭｍ
ｅ、 Ｍｍｏを備え、マイナループＭＩｌｌｅにはＥＶ
ＥＮ側ブロックＢＲＥのマツプ情報を、マイナループＭ
ｍｏにはＯＤＤ側ブロックＢＲＯのマツプ情報を貯える
。この場合、２本のマイナループＭｍｅ、 Ｍｍｏには
異なる情報が貯えられ、同時に使用される。また、磁気
バブル検出器りまでのビット数および磁気バブル発生器
Ｇからのビット数が２本のマイナループＭｍｅ、 Ｍｍ
ｏ間で１ピント異ならせてあり、その処理を容易にして
いる。
なお、マイナループＭ ｍｅ 、 Ｍ ｍｏは、通常、
第６図に示すように磁気バブル検出器り、磁気バブル発
生器Ｇ、−＋’Ｊき込みラインＷＬおよび読み出しライ
ンＲＬ等はマイナループｍとそれと共通化した構成をと
り、マツプ情報書き込み用ゲートＭＷＧおよびマツプ情
報読み出し用ゲートＭＲＧがマイナループｍ用とは別に
独立してマイナループＭｍ専用に設けられている。
第６図に示すように磁気バブル検出器り、磁気バブル発
生器Ｇ、−＋’Ｊき込みラインＷＬおよび読み出しライ
ンＲＬ等はマイナループｍとそれと共通化した構成をと
り、マツプ情報書き込み用ゲートＭＷＧおよびマツプ情
報読み出し用ゲートＭＲＧがマイナループｍ用とは別に
独立してマイナループＭｍ専用に設けられている。
このように構成される磁気バブルメモリ装置πは、マイ
ナループｍに欠陥が発生した場合、冗長ループにより救
済、許容が可能であった。しかしながら、マイナループ
Ｍｍが欠陥ループとなった場合はその磁気バブルメモリ
素子は救済が不可能となる。例えば１Ｍｂ素子の場合、
マイナループｍの数が約６００本あり、欠陥ループ数が
平均５％で約３０本であると仮定すると、第６図の場合
、２本のマイナループＭｍｅ、 Ｍｍｏが共に正常ルー
プである必要があるが、マイナループＭｍｅ、 Ｍｍｏ
のいずれか一方が欠陥ループとなると、この磁気バブル
メモリ素子は不良となる。これらのマイナループＭｍｅ
、 Ｍｍｏが不良ループとなる不良率は、この場合、５
％Ｘ２＝１０％となり、極めて大きな不良率となり、問
題となる。つまり、マイナループｍにある程度の欠陥が
あり、許容できるようになったとしても、マイナループ
Ｍｍｅ、 Ｍｍｏが欠陥ループとなり、不良素子となる
不良率は無視できないレベルとなり、問題となった。
ナループｍに欠陥が発生した場合、冗長ループにより救
済、許容が可能であった。しかしながら、マイナループ
Ｍｍが欠陥ループとなった場合はその磁気バブルメモリ
素子は救済が不可能となる。例えば１Ｍｂ素子の場合、
マイナループｍの数が約６００本あり、欠陥ループ数が
平均５％で約３０本であると仮定すると、第６図の場合
、２本のマイナループＭｍｅ、 Ｍｍｏが共に正常ルー
プである必要があるが、マイナループＭｍｅ、 Ｍｍｏ
のいずれか一方が欠陥ループとなると、この磁気バブル
メモリ素子は不良となる。これらのマイナループＭｍｅ
、 Ｍｍｏが不良ループとなる不良率は、この場合、５
％Ｘ２＝１０％となり、極めて大きな不良率となり、問
題となる。つまり、マイナループｍにある程度の欠陥が
あり、許容できるようになったとしても、マイナループ
Ｍｍｅ、 Ｍｍｏが欠陥ループとなり、不良素子となる
不良率は無視できないレベルとなり、問題となった。
この対策としてマイナループＭｍにも冗長マップループ
を設ける構成が考えられる。第７図はこの冗長マイナル
ープの構成を示したものである。
を設ける構成が考えられる。第７図はこの冗長マイナル
ープの構成を示したものである。
同図に示すようにＯＤＤ側ブロックＢＲＯのみに１本の
マイナループＭｍｏを備えた素子構成において、このマ
イナループＭｍｏに冗長マイナループＭｎｏｒを設けた
場合、このマイナループＭｍｏが欠陥ループとなったと
きに冗長マイナループＭｍｏｒを使用する考えである。
マイナループＭｍｏを備えた素子構成において、このマ
イナループＭｍｏに冗長マイナループＭｎｏｒを設けた
場合、このマイナループＭｍｏが欠陥ループとなったと
きに冗長マイナループＭｍｏｒを使用する考えである。
そして、従来構成の場合、冗長マイナループＭｍｏｒは
マイナループＭｍｏに最も近接させて設ける方式（隣接
並置方式）が用いられていた。したがって第６図の場合
に対しては、この隣接並置方式により、マイナループＭ
ｍｅ、Ｍｍｏの下側に隣接して図示されないが冗長マイ
ナループＭ ｍｒｅ 、 Ｍ ｍｒｏが並置されること
になる。これらの場合、マイナループＭｍが不良となる
確率を１０％とするとき、マイナループＭｍと冗長マイ
ナループＭｍｒとの両者が不良となり、不良素子となる
確率は計算上、１０％ＸＩＯ％＝１％となり、大幅に低
減できることになる。
マイナループＭｍｏに最も近接させて設ける方式（隣接
並置方式）が用いられていた。したがって第６図の場合
に対しては、この隣接並置方式により、マイナループＭ
ｍｅ、Ｍｍｏの下側に隣接して図示されないが冗長マイ
ナループＭ ｍｒｅ 、 Ｍ ｍｒｏが並置されること
になる。これらの場合、マイナループＭｍが不良となる
確率を１０％とするとき、マイナループＭｍと冗長マイ
ナループＭｍｒとの両者が不良となり、不良素子となる
確率は計算上、１０％ＸＩＯ％＝１％となり、大幅に低
減できることになる。
しかしながら、このような冗長マイナループ構成法は次
に説明するような問題点を有している。
に説明するような問題点を有している。
すなわち、
第１の問題点は、第７図において、マイナループＭｍを
使用する場合と冗長マイナループＭｍｒを使用する場合
とで磁気バブル検出器りまでのビット数および磁気バブ
ル発生器Ｇからのビット数が１もしくは２ビツト異なっ
ている。このため、マイナループの使用方法が煩雑化し
、使用処理回路が複雑化する。
使用する場合と冗長マイナループＭｍｒを使用する場合
とで磁気バブル検出器りまでのビット数および磁気バブ
ル発生器Ｇからのビット数が１もしくは２ビツト異なっ
ている。このため、マイナループの使用方法が煩雑化し
、使用処理回路が複雑化する。
第２の問題点は、マイナループＭｍと冗長マイナループ
Ｍａｒとが隣接並置されるために起因する問題である。
Ｍａｒとが隣接並置されるために起因する問題である。
前述の例では両方のループＭｍ、ＭＩｌｒが欠陥となり
、不良素子となる確率は、計算上では約１％となり、大
幅に低減することができるが、実際にはそれほど低減し
ない。−般に欠陥ループの直ぐ隣りのループも欠陥ルー
プとなる確率が極めて高い。このため、隣接並置方式の
場合、マイナループＭｍが欠陥ループであれば、隣接し
た冗長マップループも同時に欠陥ループとなり、したが
って両方のマイナループＭｍ、ＭｆｆＩｒが欠陥となる
。これによって冗長マイナループＭ＋ｉｒを設けても、
高いマツプ欠陥不良率が低減できない。
、不良素子となる確率は、計算上では約１％となり、大
幅に低減することができるが、実際にはそれほど低減し
ない。−般に欠陥ループの直ぐ隣りのループも欠陥ルー
プとなる確率が極めて高い。このため、隣接並置方式の
場合、マイナループＭｍが欠陥ループであれば、隣接し
た冗長マップループも同時に欠陥ループとなり、したが
って両方のマイナループＭｍ、ＭｆｆＩｒが欠陥となる
。これによって冗長マイナループＭ＋ｉｒを設けても、
高いマツプ欠陥不良率が低減できない。
本発明の目的は、前述したマイナループの問題点を解消
し、マイナループの使用方法を単純化させた磁気バブル
メモリ装置を提供することにある。
し、マイナループの使用方法を単純化させた磁気バブル
メモリ装置を提供することにある。
本発明の他の目的は、マイナループの欠陥不良率を低減
させた磁気バブルメモリ装置を提供することにある。
させた磁気バブルメモリ装置を提供することにある。
本発明の一実施例によれば、欠陥ループ情報を記憶する
マイナループと冗長マイナループとを設け、マイナルー
プと冗長マイナループとの磁気バブル検出器までのビッ
ト数を−致させたものである。マイナループは、通常動
作では、読み出し動作だけであるので、磁気バブル発生
器までのビット数は、必ずしも合わせる必要はない。
マイナループと冗長マイナループとを設け、マイナルー
プと冗長マイナループとの磁気バブル検出器までのビッ
ト数を−致させたものである。マイナループは、通常動
作では、読み出し動作だけであるので、磁気バブル発生
器までのビット数は、必ずしも合わせる必要はない。
本発明においては、マイナループを使用する場合と冗長
マイナループを使用する場合とでビット数が両者で−致
し全く同様に使用できる。
マイナループを使用する場合とでビット数が両者で−致
し全く同様に使用できる。
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明による磁気バブルメモリ装置の一実施例
を示す毎ビット方式の磁気バブルメモリ素子の平面構成
図であり、前述の図と同一部分には同一符号を付しであ
る。本発明による磁気バブルメモリ装置は、第１図に示
すように情報の書き込み、読み出しを毎ビットで入出力
する独立した２つの磁気バブルメモリ素子ブロックＢＲ
Ｉ、ＢＲ２から構成され、情報の書き込みあるいは読み
出しのタイミング（位相）を互いに１８０度異むらせ、
１サイクルで２ビツトの情報を入出力でき、２倍のスピ
ードで情報が入出力できる特徴を有している。
を示す毎ビット方式の磁気バブルメモリ素子の平面構成
図であり、前述の図と同一部分には同一符号を付しであ
る。本発明による磁気バブルメモリ装置は、第１図に示
すように情報の書き込み、読み出しを毎ビットで入出力
する独立した２つの磁気バブルメモリ素子ブロックＢＲ
Ｉ、ＢＲ２から構成され、情報の書き込みあるいは読み
出しのタイミング（位相）を互いに１８０度異むらせ、
１サイクルで２ビツトの情報を入出力でき、２倍のスピ
ードで情報が入出力できる特徴を有している。
このような構成において、第１の素子ブロックＢＲＩに
はマイナループＭ１１１および冗長マイナループＭ＋ｉ
、ｒが設けられ、さらに第２の素子ブロックＢＲ２にも
同様にマイナループＭｍ２および冗長マイナループＭｍ
２ｒがそれぞれ設けられている。
はマイナループＭ１１１および冗長マイナループＭ＋ｉ
、ｒが設けられ、さらに第２の素子ブロックＢＲ２にも
同様にマイナループＭｍ２および冗長マイナループＭｍ
２ｒがそれぞれ設けられている。
そして、これらのマイナループＭｍおよび冗長マイナル
ープＭ＋ｒは、第２図に示すようにマツプ情報読み出し
用ゲート（レプリケート・ゲート）ＭＲＧと結合される
磁気バブル転送パターンＰＴのビット数を（例えば１ビ
ット当りの配列周期を変えること等により）１ビット変
えることにより、磁気バブル検出器りまでのビット数を
一致させて論理定数が同一に設定されている。つまり、
冗長マイナループとマイナループの各レプリケートゲー
ト部から共通のり一ドメイジャーラインに合流するとこ
ろ迄の転送路のビット数を同じにしている。
ープＭ＋ｒは、第２図に示すようにマツプ情報読み出し
用ゲート（レプリケート・ゲート）ＭＲＧと結合される
磁気バブル転送パターンＰＴのビット数を（例えば１ビ
ット当りの配列周期を変えること等により）１ビット変
えることにより、磁気バブル検出器りまでのビット数を
一致させて論理定数が同一に設定されている。つまり、
冗長マイナループとマイナループの各レプリケートゲー
ト部から共通のり一ドメイジャーラインに合流するとこ
ろ迄の転送路のビット数を同じにしている。
なお、冗長マイナループＭａｒとマイナループＭｍとの
距離がリード・メイジャラインＰΩの転送周期で例えば
ｎビット離れていたら、各ループからメイジャライン迄
のビット数をｎビット異なるようにすれば良いことは容
易に理解できよう。
距離がリード・メイジャラインＰΩの転送周期で例えば
ｎビット離れていたら、各ループからメイジャライン迄
のビット数をｎビット異なるようにすれば良いことは容
易に理解できよう。
但し、欠陥ループ情報等はどちらか一方のみに書き込ん
でおく必要がある。
でおく必要がある。
このような構成によれば、前述したマイナループの隣接
並置方式とは異なり、マイナループＭｍと冗長マイナル
ープＭｍｒとが同時に欠陥となる確率は前述した計算通
りに大幅に低減することが可能となる。また、マイナル
ープＭｍを使用する場合と冗長マイナループＭｍｒを使
用する場合とでビット数が両者で一致しているため、全
く同様に使用でき、使用処理回路を大幅に単純化するこ
とができる。
並置方式とは異なり、マイナループＭｍと冗長マイナル
ープＭｍｒとが同時に欠陥となる確率は前述した計算通
りに大幅に低減することが可能となる。また、マイナル
ープＭｍを使用する場合と冗長マイナループＭｍｒを使
用する場合とでビット数が両者で一致しているため、全
く同様に使用でき、使用処理回路を大幅に単純化するこ
とができる。
第３図は本発明による磁気バブルメモリ装置の他の実施
例を示すＥＶＥＮ−ＯＤＤ方式の磁気バブルメモリ素子
の平面構成図であり、前述の図と同一部分には同一符号
を付しである。同図において、ＥＶＥＮ側ブロックＢＲ
Ｅには、ＥＶＥＮ側ブロックＢＲＥの欠陥ループ情報を
記憶するマイナループＭｍｅおよびＯＤＤ側ブロックＢ
ＲＯの欠陥ループ情軸を記憶するマイナループＭｍｏが
設けられ、さらにｏＤＤ側ブロックＢＲＯにはその冗長
マイナループＭ ｎｏｒ 、 Ｍ ｍｅｒがそれぞれ設
けられている。そして、これらのマイナループＭｍｅ、
Ｍ暑０および冗長マイナループＭ ｍｅｒ ＋ Ｍ ｎ
ｏｒは、磁気バブル検出器りまでのビット数が両者間で
一致させ、論理定数が同一に設定されている。
例を示すＥＶＥＮ−ＯＤＤ方式の磁気バブルメモリ素子
の平面構成図であり、前述の図と同一部分には同一符号
を付しである。同図において、ＥＶＥＮ側ブロックＢＲ
Ｅには、ＥＶＥＮ側ブロックＢＲＥの欠陥ループ情報を
記憶するマイナループＭｍｅおよびＯＤＤ側ブロックＢ
ＲＯの欠陥ループ情軸を記憶するマイナループＭｍｏが
設けられ、さらにｏＤＤ側ブロックＢＲＯにはその冗長
マイナループＭ ｎｏｒ 、 Ｍ ｍｅｒがそれぞれ設
けられている。そして、これらのマイナループＭｍｅ、
Ｍ暑０および冗長マイナループＭ ｍｅｒ ＋ Ｍ ｎ
ｏｒは、磁気バブル検出器りまでのビット数が両者間で
一致させ、論理定数が同一に設定されている。
このような構成においても前述と全く同様の効果が得ら
れる。
れる。
また、このＥＶＥＮ側ブ０７りＢＲＥ、ＯＤＤ側ブロッ
クＢＲＯの外に、第４図に示すようにマイナループ用の
磁気バブル発生器Ｇｍ、’ＩＪき込みラインＷ Ｌ ｍ
および読み出しラインＲＬｍを新たに設け、かつ書き込
みラインＷ Ｌ ｍおよび読み出しラインＲＬｍのビッ
ト数をマイナループＭｍと冗長マイナループＭＩＩｌｒ
とで同一特許することにより、論理定数の同−設定が容
易に実現できる。
クＢＲＯの外に、第４図に示すようにマイナループ用の
磁気バブル発生器Ｇｍ、’ＩＪき込みラインＷ Ｌ ｍ
および読み出しラインＲＬｍを新たに設け、かつ書き込
みラインＷ Ｌ ｍおよび読み出しラインＲＬｍのビッ
ト数をマイナループＭｍと冗長マイナループＭＩＩｌｒ
とで同一特許することにより、論理定数の同−設定が容
易に実現できる。
第５図は本発明による磁気バブルメモリ装置の他の実施
例を示す〇−π構成の磁気バブルメモリ素子の平面構成
図であり、前述の図と同一部分には同一符号を付しであ
る。同図において、この〇−π構成による磁気バブルメ
モリ装置は、情報の書き込み、読み出しを毎ビットで入
出力する独立した２つの磁気バブルメモリ素子ブロック
から構成され、情報の書き込み、読み出しのタイミング
（位相）が互いに１８０度異４るＯ相ブロックＢＲＯと
π相ブロックＢＲπとから構成され、１サイクルで２ビ
ツトの情報を入出力でき、２倍のスピードで情報が入出
力できる特徴を有している。
例を示す〇−π構成の磁気バブルメモリ素子の平面構成
図であり、前述の図と同一部分には同一符号を付しであ
る。同図において、この〇−π構成による磁気バブルメ
モリ装置は、情報の書き込み、読み出しを毎ビットで入
出力する独立した２つの磁気バブルメモリ素子ブロック
から構成され、情報の書き込み、読み出しのタイミング
（位相）が互いに１８０度異４るＯ相ブロックＢＲＯと
π相ブロックＢＲπとから構成され、１サイクルで２ビ
ツトの情報を入出力でき、２倍のスピードで情報が入出
力できる特徴を有している。
このような構成において、０相ブロツクＢＲＯには、０
相ブロツクＢＲＯおよびπ相ブロックＢＲπの欠陥ルー
プ情報を記憶するマイナループＭｍが設けられ、さらに
Ｏ相ブロックＢＲＯにはその冗長マンプルーブＭ ｍ
ｒがそれぞれ設けられている。この場合、マイナループ
Ｍｍおよび冗長マイナループＭｍｒは、磁気バブル検出
器りまでのビット数と磁気バブル発生器Ｇからのビット
数とが両者間で一致させ、論理定数が同一に設定されて
いる。
相ブロツクＢＲＯおよびπ相ブロックＢＲπの欠陥ルー
プ情報を記憶するマイナループＭｍが設けられ、さらに
Ｏ相ブロックＢＲＯにはその冗長マンプルーブＭ ｍ
ｒがそれぞれ設けられている。この場合、マイナループ
Ｍｍおよび冗長マイナループＭｍｒは、磁気バブル検出
器りまでのビット数と磁気バブル発生器Ｇからのビット
数とが両者間で一致させ、論理定数が同一に設定されて
いる。
このような構成においても前述と全く同様の効果が得ら
れる。
れる。
以上説明したように本発明によれば、欠陥ループ情報を
記憶するマイナループと冗長マップループとを設け、マ
イナループと冗長マイナループとの磁気バブル検出器ま
でのビット数を一致させたことにより、マイナループの
使用方法が簡易化され、使用処理回路が単純化される。
記憶するマイナループと冗長マップループとを設け、マ
イナループと冗長マイナループとの磁気バブル検出器ま
でのビット数を一致させたことにより、マイナループの
使用方法が簡易化され、使用処理回路が単純化される。
また、マイナループの欠陥不良率が大幅に低減され、歩
留りが向上し、生産性を向上させることができるので、
品質、信頼性の高い磁気バブルメモリ装置が得られると
いう極めて優れた効果を有する。
留りが向上し、生産性を向上させることができるので、
品質、信頼性の高い磁気バブルメモリ装置が得られると
いう極めて優れた効果を有する。
第１図は本発明による磁気バブルメモリ装置の一実施例
を示す平面構成図、第２図はマツプ情報読み出しゲート
部を示す要部拡大平面図、第３図は本発明による磁気バ
ブルメモリ装置の他の実施例を示すＥＶＥＮ−ＯＤＤ方
式磁気バブルメモリ素子の平面構成図、第４図は本発明
による磁気バブルメモリ装置のさらに他の実施例を示す
ＥＶＥＮ−ＯＤＤ方式磁気バブルメモリ素子の要部平面
構成図、第５図は本発明による磁気バブルメモリ装置の
他の実施例を示すＱ−π構成磁気バブルメモリ素子の平
面構成図、第６図、第７図は従来の磁気バブルメモリ装
置の問題点を説明するＥＶＥＮ−ＯＤＤ方式磁気バブル
メモリ素子の平面構成図である。 ＢＲＩ、ＢＲ２・・・磁気バブルメモリ素子ブロック、
ＢＲＥ・・・ＥＶＥＮ側ブロック、ＢＲＯ・・・ＯＤＤ
側ブロック、ＢＲＯ・・・Ｏ相ブロック、ＢＲＥ・・・
π相ブロック、ｍ、ｍｅ。 ｍ、、ｍπ” ” ”マイナループ、Ｍ ｍ 、 Ｍｎ
１． Ｍｍ、、 Ｍｒａｅ、 Ｍｒｍｏ”マイナループ
、Ｍｎ＋ｒ、 Ｍ＋ｉ１ｒ。
を示す平面構成図、第２図はマツプ情報読み出しゲート
部を示す要部拡大平面図、第３図は本発明による磁気バ
ブルメモリ装置の他の実施例を示すＥＶＥＮ−ＯＤＤ方
式磁気バブルメモリ素子の平面構成図、第４図は本発明
による磁気バブルメモリ装置のさらに他の実施例を示す
ＥＶＥＮ−ＯＤＤ方式磁気バブルメモリ素子の要部平面
構成図、第５図は本発明による磁気バブルメモリ装置の
他の実施例を示すＱ−π構成磁気バブルメモリ素子の平
面構成図、第６図、第７図は従来の磁気バブルメモリ装
置の問題点を説明するＥＶＥＮ−ＯＤＤ方式磁気バブル
メモリ素子の平面構成図である。 ＢＲＩ、ＢＲ２・・・磁気バブルメモリ素子ブロック、
ＢＲＥ・・・ＥＶＥＮ側ブロック、ＢＲＯ・・・ＯＤＤ
側ブロック、ＢＲＯ・・・Ｏ相ブロック、ＢＲＥ・・・
π相ブロック、ｍ、ｍｅ。 ｍ、、ｍπ” ” ”マイナループ、Ｍ ｍ 、 Ｍｎ
１． Ｍｍ、、 Ｍｒａｅ、 Ｍｒｍｏ”マイナループ
、Ｍｎ＋ｒ、 Ｍ＋ｉ１ｒ。
Claims (1)
- 【特許請求の範囲】 １、情報を記憶するマイナループ内に、欠陥ループ情報
を記憶するマップループと冗長マップループとを設け、
マップループと冗長マップループとの磁気バブル検出器
までのビット数を一致させたことを特徴とする磁気バブ
ルメモリ装置。 ２、ＥＶＥＮ−ＯＤＤ構成の磁気バブルメモリ素子のＥ
ＶＥＮ側ブロックまたはＯＤＤ側ブロックに欠陥ループ
情報を記憶するマップループを複数設けるとともに他方
のブロックに冗長マップループを設け、かつ該マップル
ープと冗長マップループとの磁気バブル検出器までのビ
ット数を一致させたことを特徴とする磁気バブルメモリ
装置。 ３、０−π構成の磁気バブルメモリ索子の０相ブロック
またはπ相ブロックに欠陥ループ情報を記憶するマップ
ループを設けるとともに他方のブロックに冗長マップル
ープを設け、かつ該マップループと冗長マップループと
の磁気バブル検出器までのビット数を一致させたことを
特徴とする磁気バブルメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146851A JPS634488A (ja) | 1986-06-25 | 1986-06-25 | 磁気バブルメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146851A JPS634488A (ja) | 1986-06-25 | 1986-06-25 | 磁気バブルメモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS634488A true JPS634488A (ja) | 1988-01-09 |
Family
ID=15416977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61146851A Pending JPS634488A (ja) | 1986-06-25 | 1986-06-25 | 磁気バブルメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS634488A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003014131A (ja) * | 2001-06-27 | 2003-01-15 | Shibuya Kogyo Co Ltd | 回転軸のシール装置 |
-
1986
- 1986-06-25 JP JP61146851A patent/JPS634488A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003014131A (ja) * | 2001-06-27 | 2003-01-15 | Shibuya Kogyo Co Ltd | 回転軸のシール装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100357676B1 (ko) | 반도체 기억 장치 | |
| US7394718B2 (en) | Semiconductor memory device having a global data bus | |
| US20170110174A1 (en) | Device having multiple switching buffers for data paths controlled based on io configuration modes | |
| JPS593798A (ja) | メモリ・システムにおける置換ベクトル発生方法 | |
| JPS634488A (ja) | 磁気バブルメモリ装置 | |
| US5805604A (en) | Apparatus and method for reading and writing data | |
| US4145757A (en) | Fault tolerant bubble memory with redundancy using a stationary register on a single chip | |
| JPS6138549B2 (ja) | ||
| JPS6233625B2 (ja) | ||
| JPS59195309A (ja) | インタ−リ−ブ回路 | |
| TW508584B (en) | Digital memory-circuit | |
| EP0798731A2 (en) | Synchronous semiconductor memory device | |
| JPS6322385B2 (ja) | ||
| US6392947B1 (en) | Semiconductor memory device | |
| SU1336109A1 (ru) | Запоминающее устройство с многоформатным доступом к данным | |
| JPS6319956B2 (ja) | ||
| JPS6381682A (ja) | 磁気バブルメモリ装置 | |
| JPH07101551B2 (ja) | 映像記憶装置 | |
| JPH04134691A (ja) | メモリ装置 | |
| JPH03278393A (ja) | 半導体記憶装置 | |
| JPS61165879A (ja) | 磁気バブルメモリ素子 | |
| JPS60140445A (ja) | 三次元メモリのアドレス制御方法 | |
| JPS6344368A (ja) | 光学式記録カ−ドにおけるデ−タ記録方法 | |
| JPS6366785A (ja) | 磁気バブルメモリ装置 | |
| JPS617982A (ja) | 画像処理装置 |