JPS6345909A - デジタルオ−デイオ信号の減衰装置 - Google Patents

デジタルオ−デイオ信号の減衰装置

Info

Publication number
JPS6345909A
JPS6345909A JP61189437A JP18943786A JPS6345909A JP S6345909 A JPS6345909 A JP S6345909A JP 61189437 A JP61189437 A JP 61189437A JP 18943786 A JP18943786 A JP 18943786A JP S6345909 A JPS6345909 A JP S6345909A
Authority
JP
Japan
Prior art keywords
signal
circuit
data
output
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61189437A
Other languages
English (en)
Other versions
JPH0777331B2 (ja
Inventor
Masaaki Ueki
正明 植木
Masato Tanaka
正人 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61189437A priority Critical patent/JPH0777331B2/ja
Publication of JPS6345909A publication Critical patent/JPS6345909A/ja
Publication of JPH0777331B2 publication Critical patent/JPH0777331B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCD(コンパクト・ディスク)プレーヤやDA
T (デジタル・オーディオ・テープ)用磁気記録再生
装置等に用いて好適なデジタルオーディオ信号減衰装置
に関する。
〔発明の概要〕
本発明はCDプレーヤ等に適用して好適なデジタルオー
ディオ信号の減衰装置において、乗算回路と、係数が漸
次増大成は減少する様になされた係数信号発生用のアッ
プダウンカウンタを有し、乗算回路はデジタルフィルタ
の乗算回路を兼用し、この乗算回路において、これに入
力されるデジタルオーディオ信号とアップダウンカウン
タからの係数信号とを乗算することで信号を漸減又は漸
増させ信号の中断時、再生開始時又は切り換え時に発生
するクリックを生じさせない様にしたものである。
〔従来の技術〕
音楽等の連続したアナログオーディオ信号の再生中に、
その信号が中断した場合に、第5図Aに不すように、再
生信号(1)がポーズ或は停止状態となされた時刻t1
と、ポーズ或は停止が解除されて再生信号(1)が再び
再生される時刻t2、即ち、立ち下り時と立ち上り時に
再生信号レベルが太きいとクリック音を発生する。更に
、信号切換時、即ち、第5図Bに示すように第1の再生
信号(la)を時刻t3で第2の再生信号(1b)に切
り換えた瞬間にも同じく、クリック音が発生する。この
様なりリック発生を防止させるためにフェードイン。
フェードアウトを行なうことで、再生信号を漸減。
漸増させることは良く知られている。
〔発明が解決しようとする問題点〕
上述の如く、アナログ信号をフェードイン、或はフェー
トアウトする場合、可変抵抗器等を用いて比較的簡単に
、これを行なうことが可能である。
然し、近時、多く利用し始められているCDプレーヤや
DAT用磁気記録再生装置等のデジタル−アナログ変換
回路に入力される前のデジタル段階で信号中の中断、切
換えで生ずるクリックを減衰させる場合には、多くの部
品を必要とする欠点があった。
本発明は以上の欠点に鑑みなされたものであり、本発明
はCDプレーヤ等でデジタルフィルタに用いられる規模
の大きい乗算回路をデジタル信号の中断時等に漸減或は
漸増させる乗算回路に韮用させ、コスト低減とスペース
の省略を図ろうとするものである。
〔問題点を解決するための手段〕
本発明のデジタルオーディオ信号減衰装置は第1図の原
理的な系統図に丞すように、乗算回路(3)と、係数が
漸次増大成は減少するようになされた係数信号発生用の
アップダウンカウンタ(2)を有し、乗算回路(3)は
デジタルフィルタの乗算回路と兼用されて、この乗算回
路(3)に加えられる入力デジタルオーディオ信号(8
)とアップダウンカウンタ(2)からの係数信号(2a
)とを乗算するようにしたものである。
〔作用〕
本発明のデジタルオーディオ信号減衰装置は、デジタル
フィルタの乗算回路(3)を共用して入力デジタルオー
ディオ信号(8)とアップダウンカウンタ(2)からの
係数信号(2a)を乗算して出力することで、デジタル
信号の中断或は切換え時のクリック音をフェードイン或
はフェードアウトすることが可能となった。
〔実施例〕
以下、本発明の1実施例を第1図及び第2図について詳
記する。第1図は本発明のデジタルオーディオ信号減衰
装置の系統図であり、第2図は波形説明図である。
第1図において、(2)は係数信号発生用のアップダウ
ンカウンタ回路で、その1つの入力端子T14には、ソ
フトミューティング用のソフトミュート信号(6)が加
えられる。このソフトミュート信号(6)は“オフ”で
カウンタ回路をアップカウントし、“オン”でダウンカ
ウントする。
更に他の入力端子はクロック端子CKであるが、直接ク
ロック信号を与えずオアゲート回路ORを通すことによ
ってミューティング時間を外部制御出来る様にしている
。即ち、オアゲート回路ORの一方の入力端子T24に
はタイミング発振回路(第4図(22)参照)からのカ
ウントクロック信号(46)を加え、他方の入力端子T
15にはミューティング時間を変更したり、変化の緩や
かなフェーダ制御が出来るようにホールド信号(7)を
加えて、カウントクロック(46)を適宜周期に変更し
たクロック信号がアップダウンカウンタ(2)のクロッ
ク端子CKに加えられる。アップダウンカウンタ(2)
の出力端子からはミュート信号に対応した係数信号(2
a)  (係数に=1.2.3・・・)が出力されて乗
算回路(3)に加えられる。
この乗算回路(3)はデジタルフィルタの乗算回路を兼
用したもので、これには入力端子T2を介して入力デジ
タルオーディオ信号(8)(以下データと記す)が入力
され、このデータDinと係数信号にはDout=KX
Dinの様に乗算回路(3)で乗算され、スイッチング
手段(5)の接点すに加えられる。接点CはデータDi
nが加えられる入力端子T2に接続され、コモン接点a
は出力データDoutの出力される出力端子T20に接
続されている。この出力端子はCDプレーヤ等のデジタ
ル−アナログ変換回路(図示せず)に接続される。
スイッチング手段(5)の可動接片はアップダウンカウ
ンタ(2)でのミューティングが“オフ”時に制御回路
(4)を介して制御され接片をC側に倒してデータDi
nを直接出力端子T20に加えるように構成する。この
ことでデータDinは再量子化が防げるようになってい
る。
この様なデジタルオーディオ信号減衰装置によれば、第
2図Aに示す様に出力端子T20からのDout、即ぢ
再生信号(1)のレベルは“オフ”から1オン゛に至る
ポーズ(ミューティング)或は停止時点t1で直ちに零
に達せず Dout =KXDin(K=1.2.3 ・・・)の
様に乗算回路(3)で乗算されてtl−1に到るまでデ
ータDinに応じて漸次減衰して零レベルに到り、t2
’(’承すポーズ解除時にも、再生波形(1)の所定レ
ベルに直ちに達することなく、t2からt2−1に到る
期間内にデータDinに応じて漸次増加して所定レベル
に達するようになる。
第2図Bに示す、第1及び第2の再生信号(la)。
(1b)の切換え時にも、切換え時点t3からt3−1
に到る間、第1の再生信号(1a)であるデータDin
に順次減少する係数信号Kが掛は合されて漸次に減衰し
、t3−1の時点で第2の再生信号(1b)であるデー
タDinに順次増加する係数信号Kが掛は合されて漸次
に増加して、L3−2に到って第2の再生信号の切換が
なされる様になるため滑らかな動きをするDoutが得
られる。
上述のアップダウンカウンタ(2)はカウント出力が1
又は零になるとカウント動作を停止する様になされるの
でCDプレーヤ等を第2図Aに示すように停止する場合
には係数信号に=1であり、中断(ポーズ又はミューテ
ィング)ではに=1→0となり、ミューティングが解除
された時はに=0→1となり、第2図Bに示す様に切換
え時にはに=l→0→1となる。
上述のデジタルオーディオ信号減衰装置の乗算回路はオ
ーバサンプリングフィルタ用の集積回路中に配置されて
いる乗算回路を利用するため第3図及び第4図を用いて
オーバサンプリングフィルタ特性と、オーバサンプリン
グフィルタを構成する集積回路(IC)の系統図を説明
する。
CDプレーヤではステレオの左右チャンネル信号を標本
化周波数f s −44,1kHzで標本化すると、第
3図Aに示す様に原信号(10)の他にfs。
2fs、3fs、4fs ・・・を中心とする基本波並
びに奇数及び偶数倍の高調波(11) 、  (12)
 。
(13) 、  (14)  ・・・が発生する。これ
ら高調波(11) 、  (12) 、  (13) 
、  (14)をフィルタリングするためには第3図B
に示す様に83次の第1のオーバサンプリングフィルタ
によって基本波(44,1kHz)  (11)と、第
3次の高調波(44,1kHzX3)  (13)の奇
数次高調波をエリミネートし、この第1のオーバサンプ
リングフィルタとカスゲート接続された21次の第2の
オーバサンプリングフィルタによって、第2図Cの様に
第2次am波(44,1kHzX2)  (12)の偶
数次高調波をエリミネートする。こ\で第4次高調波(
44,1kHz x 4 )(14)はデジタル−アナ
ログ変換した後に付加する第3図りの破線(15)で示
すアナログ用の低域通過フィルタが有する周波数特性に
よってエリミネートされるため、こ\では除去しない。
即ち、第1及び第2のオーバサンプリングフィルタによ
って第3図りに示すように基本波及び第2、第3次高調
波はアンチネート或はエリミネートされる。
この様なデジタルフィルタICは第4図の(16)に示
される。T1〜T23はICの入出力端子を示すもので
、入力回路(17)には入力端子T2からデータDin
(81がシリアルに人力されてエクスクル−シブ・オア
ゲート回路EORの一方の入力端に加えられ、入力端子
T1には位相反転用制御信号(18)が加えられ、エク
スクル−シブ・オアゲート回路EORの他方の入力端に
加えられる。エクスクル−シブ・オアゲート回路EOR
の出力は、位相反転制御信号(18)が“H”レベルな
ら反転、“L”レベルなら非反転と云う様に逆性が変え
られる。デジタルフィルタIC(16)の出力端子T2
0に接続されるデジタル−アナログ変換回路(以下D/
Aと記す)は電圧出力タイプと電源出力タイプがあり、
電圧出力タイプのD/Aを用いてデータDinが止相と
なる様なシステムで電流出力タイプのD/Aを用いると
出力が逆相となり、その逆も同様となるためにD/Aの
選択に制約があったが、この入力端子T1を付加するこ
とでA/Dの選択制約がなくなる。CDプレーヤ等では
すべてのビットがO或はlの場合になるべく零の大きさ
に近い表現となるI2の補数J  (2’s comp
liment)とIlfぶ2進数表示が行なわれている
ために、全てのビットを反転すればデータの極性が反転
される性質を利用することで、オーディオ出力の極性が
位相反転用制御信号で簡単に切換えが出来る様になされ
ている。
エクスクル−シブ・オアゲート回路FORからのシリア
ルデータは直列−並列変換回路SPを通じてパラレルデ
ータとしてエラー訂正回路(21)にりえられる。
尚、入力回路(17)の入力端子T3.T4にはビット
クロック(19)と人力デジタルオーディオ信号中の左
右信号判別クロック(2o)が加えられている。この左
右信号判別クロック(2o)はタイミング発振回路(2
2)にも加えられている。
エラー訂正回II(2]、)の入力端子T、からはエラ
ーフラグ(23)か与えられて、データ(8)はエラー
訂正が行なわれるが実際には乗算回路/アキュムレータ
(3)で乗算して種々のエラー補正がなされる。第1の
スイッチング手段(25)は接点a、b。
Cが示されているが電子スイッチを可とし、一方の切換
通路b−aを通じてデータを記憶するメモIJ  (R
AM)  (24>に入力される。このデータRAM(
24)は83次用のデータRAM(24a)と21次用
のデータRAM(24b)を有し、これらのデータRA
M出力は第1図で述べた乗算回路(3)に加えられる。
この乗算回路(3)にはアキュムレータを含み、係数R
OM(26)からの係数K1.に2列が第2のスイッチ
ング手段(27)の一方の切換通路b−aを介して乗算
回路(3)のアキュムレータに入力される。
係数ROM(26)内にも83次用と21次用の係数I ROM (2fia ) 、  (26b )を有する
係数ROM(26)には周波数特性の補正の有無に応し
て二種類の係数K1.に2列が用慈されていてこれら係
数を切り換える係数切換信号(2B) 。
(29)が必要に応じて端子TIG、  TITに加え
られ係数ROM(26)内にメモリされた係数を切り換
える様になされている。又、乗算回路/アキュムレータ
(3)には入力端子T1s、 Tlsを有し、入力端子
T1gにはオフセット用信号(30)が入力され、入力
端子1゛19には零レベル±1%オフセット信号(31
)が加えられる。
乗算回路/アキュムレータ(3)の出力はパラレル出力
としてオーバロードリミッタ回路(32)に加えられて
、オーバシュートが抑圧されて出力回路(33)に加え
られる。
オーバロードリミッタ回路(32)の出力は、ライン(
34)を通じ第1のスイッチング手段の他の切換通路C
−+ aを介してデータRAMに団される。
出力回路(33)の入力端子T6にはミュート信号(3
5)が、入力端子T7にはシリアル/バラレルデータ切
換信号(36)が、入力端子T8にはフォーマット切換
信号(37)が、入力端子Tsには16ビツト/18ビ
ツト切換信号(38)が夫々加えられる様になされてい
る。
又、出力回路(33)の出力端子T20にはD1〜D+
6で示すデータとビットクロック及びワードクロック(
39)が、出力端子T21には左右(1−、R)クロッ
ク(40)が、出力端子T22には左アパーチャクロッ
ク(41)が、出力端子T23には右アパーチャクロッ
ク(42)が夫々出力される。
こ−で、左右アパーチャクロック(41)  (42)
は号ンプリングホールド回路を制御するためのクロック
であり、ワードクロックはLRクロック周波数の2倍で
ある。
尚、タイミング発振回路(22)の入力端子TIOは電
源投入時に入出力、LRクロックの位相合せのための初
期化信号(42)が、入力端子T13には水晶入力信号
(45)が入力され、出力端子Titにはシステムクロ
ック(43)が、出力端子T12には水晶出力信号(4
4)が取り出せる。
更に第1図で述べたアップダウンカウンタ回路(2)が
設けられて第2のスイッチング手段(27)の他の切換
通路C−aを通じて係数信号(2a)が乗算回路/アキ
ュムレータ(3)に加えられ、入力端子T14からソフ
トミュート信号(6)がアップダウンカウンタ(2)に
加えられ、入力端子T15からのホールド信号(7)は
オアゲート回路ORの一方の人力に加えられる。更にオ
アゲート回路ORの他方の入力にはタイミング発生回路
(22)からのカウントクロック(46)が加えられる
オアゲート回路ORの出力はアップダウンカウンタ(2
)のクロック端子CKに加えられている。
以上の構成に於いて、デジタルフィルタとしての機能を
行なう場合は第1及び第2のスイッチング手段(25)
 、  (27)は一方の切換通路a−b側に接し、デ
ータ(8)は乗算回路/アキュムレータ(3)を用い“
ζ前のプロセスでエラー訂正が施されて、データRAM
(24)に蓄積したデータについて第83次のフィルタ
リングを行うために83次RAM(24a )の出力を
乗算回路(3)に加え係数ROMの83次用係数に1列
をこのデータに掛は合せてり。
Rのデータ信号について夫々22回、計44回の乗算を
1行なう。この結果第3図Bの如きフィルタリングが行
なわれる。
この様な乗算結果をライン(34)と、第1のスイッチ
手段(25)の他の切換通路c−aを通じてデータRA
M(24)に加え、更に、21次RAM(24a)出力
を乗算回路/アキュムレータ+3)に加えて21次係数
ROMに記憶させている係数列と再び乗算を行なう。こ
の乗算もり、Rのデータ信号について夫々22回、計4
4回行なわれて、第3図Cに示す如きフィルタリングが
行なわれ、出力回路(33)出力には第3図りに示す様
な特性を有するデータが得られる。上述の乗算回路/ア
キュムレータ(3)はCDのデータ1周期である22μ
Sの間に96回の乗算が可能であり、96−88= 8
回の乗算を行う余裕がある。
本発明のソフトミューティング動作を行う場合にはり、
Hのデータを各1回、計2回乗算させるだけでよく、第
2のスイッチング手段(27)を他方の切換通路C−a
側となし、アップダウンカウンタ(2)に加えられるソ
フトミュート信号(6)により、アップ又はダウンカウ
ントの切換がなされ、クロック信号によって漸減或は漸
増する係数信号(2a)に対応するカウントダウン又は
カウントアツプするカウント値を出力する。この様な係
数信号(2a)はり、 Rデータと掛は合されて、第2
図A、Bに示す様なり、Rのデータに応じたフェードイ
ン或はフェードアウトがなされてオーバロードリミット
回路(32)及び出力回路(33)を通じて出力端子T
20にデータが出力され、図示しないD/Aによりアナ
ログ変換されてアナログ段に設けた低域通過濾波器によ
り第3図りに示す第4次の周波数スペクトラム成分が除
去される。
この様に本発明ではフィルタリング或はエラー訂正用の
乗算回路/アキュムレータをミューティング時のフェー
ドイン或はフェードアウト等に兼用して利用出来るため
にミューティング時のクリック除去と同時に乗算回路の
共用によりスペースの省略化、コストの低減化が大きく
、更にソフトミ ユーテイングオフ 入力データは係数と乗算せずにバイパスさせることが簡
単に行なえるので再量子化が防げる。
尚、本発明は上述の実施例に限定されずに本発明の要旨
を逸脱しない範囲で種々の変形が可能であることは勿論
である。
〔発明の効果〕
本発明は以上の如く構成したので、デジタルオーディオ
機器に於いて、信号の中断,再生開始時或は切換え時に
発生するクリック音をデジタルデータ系路で防止するこ
とが出来る。然もデジタルフィルタICに用いられてい
る乗算回路を利用することが出来るのでスペースの省略
化,コストの低減化が大きく、ソフトミューティングオ
フ時には再量子化が防止出来る等多くの特徴を有する。
【図面の簡単な説明】
第1図は本発明のデジタルオーディオ信号減衰装置の系
統図、第2図は第1図の構成で得られる本発明のオーデ
ィオ信号波形図、第3図は本発明のデジタルオーディオ
信号減衰装置を説明するためのオーバサンプリングフィ
ルタ特性図、第4図は本発明に用いるデジタルフィルタ
集積回路の系統図、第5図は従来のデータの中断又は切
換時のオーディオ信号波形図である。 (2)はアップダウンカウンタ、(3)は乗算回路、(
4)は制御回路、(5)はスイッチング手段、ORはオ
アゲート回路、(6)はソフトミュート信号、(7)は
ホールド信号、(8)は入力デジタルオーディオ信号、
(46)はカウントクロックである。

Claims (1)

  1. 【特許請求の範囲】 乗算回路と、 係数が漸次増大成は減少する様になされた係数信号発生
    用のアップ・ダウンカウンタとを有し、上記乗算回路は
    デジタルフィルタの乗算回路を兼用して成り、 上記乗算回路において、入力デジタルオーディオ信号と
    上記アップ・ダウンカウンタの係数信号とを乗算するよ
    うにしてなることを特徴とするデジタルオーディオ信号
    の減衰装置。
JP61189437A 1986-08-12 1986-08-12 デジタルオ−デイオ信号の減衰装置 Expired - Lifetime JPH0777331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61189437A JPH0777331B2 (ja) 1986-08-12 1986-08-12 デジタルオ−デイオ信号の減衰装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61189437A JPH0777331B2 (ja) 1986-08-12 1986-08-12 デジタルオ−デイオ信号の減衰装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8204672A Division JPH0923123A (ja) 1996-08-02 1996-08-02 デジタルオーディオ信号の減衰装置

Publications (2)

Publication Number Publication Date
JPS6345909A true JPS6345909A (ja) 1988-02-26
JPH0777331B2 JPH0777331B2 (ja) 1995-08-16

Family

ID=16241232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61189437A Expired - Lifetime JPH0777331B2 (ja) 1986-08-12 1986-08-12 デジタルオ−デイオ信号の減衰装置

Country Status (1)

Country Link
JP (1) JPH0777331B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108566A (ja) * 1986-10-27 1988-05-13 Victor Co Of Japan Ltd デイジタルミユ−テイング回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108566A (ja) * 1986-10-27 1988-05-13 Victor Co Of Japan Ltd デイジタルミユ−テイング回路

Also Published As

Publication number Publication date
JPH0777331B2 (ja) 1995-08-16

Similar Documents

Publication Publication Date Title
JP3272438B2 (ja) 信号処理システムおよび処理方法
JP3137995B2 (ja) Pcmディジタルオーディオ信号再生装置
JPS60214164A (ja) オ−デイオシンクロナイザ
JPH02105628A (ja) ディジタルオーディオ機器のミュート回路
JPS6345909A (ja) デジタルオ−デイオ信号の減衰装置
JPH0923123A (ja) デジタルオーディオ信号の減衰装置
EP3713373B1 (en) Terminal device and dsd audio playback method
JPH0771359B2 (ja) マルチウエイスピ−カ装置用ネツトワ−ク
CN100527635C (zh) 数字信号处理装置和数字信号处理方法
KR930019062A (ko) 청취공간 특성 보정장치
JPH0193211A (ja) 信号変換装置
JPS59207720A (ja) デジタルフイルタ
JP2013016908A (ja) 正弦波発生装置、デジタル信号プロセッサ、および音声出力装置
JPH0631785Y2 (ja) Da変換器のディグリッチ回路
JPH0728475B2 (ja) マルチウェイスピ−カ装置用ネットワ−ク
JPS6124059A (ja) Pcm音声再生装置
JPH02261213A (ja) デジタルフィルタ
JPS61261871A (ja) 音声信号処理装置
JPH01152499A (ja) 倍速再生装置
JPH0258427A (ja) A/d・d/a変換装置
JPH01296706A (ja) ディジタルフィルタ
JPS62134860A (ja) 記録再生方法
JPH01296709A (ja) ディジタルフィルタ
JPH0294179A (ja) ディジタルオーディオ装置
JPS6029048A (ja) D/a変換器