JPS634628A - 化合物半導体素子の製造方法 - Google Patents
化合物半導体素子の製造方法Info
- Publication number
- JPS634628A JPS634628A JP61149266A JP14926686A JPS634628A JP S634628 A JPS634628 A JP S634628A JP 61149266 A JP61149266 A JP 61149266A JP 14926686 A JP14926686 A JP 14926686A JP S634628 A JPS634628 A JP S634628A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask pattern
- crystal substrate
- resist mask
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は化合物半導体による光電変換素子や電界効果型
トランジスタ等の半導体素子の製造方法において、ｐ導
電型の化合物半導体結晶基板にイオン注入によりｎ１導
電型領域を形成する際に、該結晶基板上に界面特性の安
定化に有効な該基板結晶の構成元素を含む陽極酸化膜、
又は陽極硫化膜からなる被膜を直接形成し、その上に絶
縁層及びイオン注入用のレジストマスクパターンを形成
してイオン注入を行い、その後レジストマスクパターン
及び絶縁膜を除去して露出した被膜面上に保護絶縁膜を
形成することにより、該被膜と基板との界面での汚染を
排除し、その界面特性を安定化して該界面でのリーク電
流の低減を図り、素子動作時の閾値の変動等を解消した
ものである。
トランジスタ等の半導体素子の製造方法において、ｐ導
電型の化合物半導体結晶基板にイオン注入によりｎ１導
電型領域を形成する際に、該結晶基板上に界面特性の安
定化に有効な該基板結晶の構成元素を含む陽極酸化膜、
又は陽極硫化膜からなる被膜を直接形成し、その上に絶
縁層及びイオン注入用のレジストマスクパターンを形成
してイオン注入を行い、その後レジストマスクパターン
及び絶縁膜を除去して露出した被膜面上に保護絶縁膜を
形成することにより、該被膜と基板との界面での汚染を
排除し、その界面特性を安定化して該界面でのリーク電
流の低減を図り、素子動作時の閾値の変動等を解消した
ものである。
本発明は化合物半導体素子の製造方法に係り、特に化合
物半導体による光電変換素子や電界効果型トランジスタ
の製造において、イオン注入によりｐｎ接合部を形成し
た化合物半導体結晶基板の表面の汚染をなくし、その基
板表面に形成された保護絶縁膜との界面特性を向上する
と共に、安定化し得る方法に関するものである。
物半導体による光電変換素子や電界効果型トランジスタ
の製造において、イオン注入によりｐｎ接合部を形成し
た化合物半導体結晶基板の表面の汚染をなくし、その基
板表面に形成された保護絶縁膜との界面特性を向上する
と共に、安定化し得る方法に関するものである。
ＨｇＣｄＴｅ （水銀・カドミウム・テルル）からなる
化合物半導体による赤外線検知素子の製造において、一
導電型のＨｇＣｄＴｅ結晶基板の所定領域にイオン注入
により異種導電型領域を形成した後、その基板表面に保
護絶縁膜を形成した構成にあっては、その結晶基板と保
護絶縁膜との界面特性が素子性能に直接大きく影響する
ことから、イオン注入により異種導電型領域を形成した
基板表面の汚染を防止し、かつその表面に形成した保護
絶縁膜との界面特性が良く、安定した状態を再現性よく
得る方法が必要とされている。
化合物半導体による赤外線検知素子の製造において、一
導電型のＨｇＣｄＴｅ結晶基板の所定領域にイオン注入
により異種導電型領域を形成した後、その基板表面に保
護絶縁膜を形成した構成にあっては、その結晶基板と保
護絶縁膜との界面特性が素子性能に直接大きく影響する
ことから、イオン注入により異種導電型領域を形成した
基板表面の汚染を防止し、かつその表面に形成した保護
絶縁膜との界面特性が良く、安定した状態を再現性よく
得る方法が必要とされている。
従来、化合物半導体素子、例え−ば赤外線検知素子の製
造において、一導電型のＨｇＣｄＴｅ結晶基板の所定領
域にイオン注入により異種導電領域を形成した後、その
基板表面に保護絶縁膜を形成する場合、第４図に示すよ
うにｐ導電型のＨｇＣｄＴｅ結晶基板ｌ上に直接レジス
ト膜を塗着し、該レジスト膜をパターニングしてイオン
注入用のレジストマスクパターン２を形成すると共に、
該にシストマスクパターン２を介して前記結晶基板１上
に、イオン注入により例えばボロン（Ｂ＋）等からなる
不純物イオンを注入してｎ＋導電型領域３を設け、ρｎ
接合を有するダイオードを形成する。
造において、一導電型のＨｇＣｄＴｅ結晶基板の所定領
域にイオン注入により異種導電領域を形成した後、その
基板表面に保護絶縁膜を形成する場合、第４図に示すよ
うにｐ導電型のＨｇＣｄＴｅ結晶基板ｌ上に直接レジス
ト膜を塗着し、該レジスト膜をパターニングしてイオン
注入用のレジストマスクパターン２を形成すると共に、
該にシストマスクパターン２を介して前記結晶基板１上
に、イオン注入により例えばボロン（Ｂ＋）等からなる
不純物イオンを注入してｎ＋導電型領域３を設け、ρｎ
接合を有するダイオードを形成する。
その後、前記レジストマスクパターン２を除去して、第
５図に示すようにその結晶基板１の全表面上に５ｔ０２
（二酸化シリコン）、或いはＺｎＳ （硫化亜鉛）な
どからなる保護絶縁膜４を形成する方法、或いは第６図
に示すようにｐ導電型のＨｇＣｄＴｅ結晶基板１上に、
例えばＳｉＯ□、 Ｓｉ３ Ｎ４ （窒化シリコン）
、またはＺｎＳ （硫化亜鉛）などからなる絶縁膜１１
を形成し、その表面にレジスト膜を塗着すると共に、パ
ターニングしてイオン注入用のレジストマスクパターン
２を形成する。
５図に示すようにその結晶基板１の全表面上に５ｔ０２
（二酸化シリコン）、或いはＺｎＳ （硫化亜鉛）な
どからなる保護絶縁膜４を形成する方法、或いは第６図
に示すようにｐ導電型のＨｇＣｄＴｅ結晶基板１上に、
例えばＳｉＯ□、 Ｓｉ３ Ｎ４ （窒化シリコン）
、またはＺｎＳ （硫化亜鉛）などからなる絶縁膜１１
を形成し、その表面にレジスト膜を塗着すると共に、パ
ターニングしてイオン注入用のレジストマスクパターン
２を形成する。
次に該レジストマスクパターン２を介し、かつ絶縁膜１
１を通して前記結晶基板ｌ上に、イオン注入により例え
ばボロン（Ｂ＋）等からなる不純物イオンを注入してｎ
導電型領域３を設け、ｐｎ接合を有するダイオードを形
成する。
１を通して前記結晶基板ｌ上に、イオン注入により例え
ばボロン（Ｂ＋）等からなる不純物イオンを注入してｎ
導電型領域３を設け、ｐｎ接合を有するダイオードを形
成する。
しかる後、前記レジストマスクパターン２及び絶縁１！
１１を選択的に除去し、第７図に示すようにその結晶基
板１の全表面上に５ｉ０２ （二酸化シリコン）、或い
はＺｎＳ （硫化亜鉛）などからなる保護絶縁膜４を形
成する方法が用いられている。
１１を選択的に除去し、第７図に示すようにその結晶基
板１の全表面上に５ｉ０２ （二酸化シリコン）、或い
はＺｎＳ （硫化亜鉛）などからなる保護絶縁膜４を形
成する方法が用いられている。
ところで前者の方法においては、前記結晶基板１上に直
接、レジスト膜を塗着すると共に、パターニングしてイ
オン注入用のレジストマスクパターン２を形成している
ため、このパターニング工程、イオン注入時、或いはレ
ジストマスクパターン２の除去工程時等において該レジ
ストマスクパターン２からの不純物等によって該結晶基
板ｌの表面が汚染され、第５図に示すようにレジストマ
スクパターン２を除去した結晶基板ｌ上に直接、保護絶
縁膜４を形成した場合に、該結晶基板ｌと保護絶縁１！
５１４との界面でのリーク電流が増加する。
接、レジスト膜を塗着すると共に、パターニングしてイ
オン注入用のレジストマスクパターン２を形成している
ため、このパターニング工程、イオン注入時、或いはレ
ジストマスクパターン２の除去工程時等において該レジ
ストマスクパターン２からの不純物等によって該結晶基
板ｌの表面が汚染され、第５図に示すようにレジストマ
スクパターン２を除去した結晶基板ｌ上に直接、保護絶
縁膜４を形成した場合に、該結晶基板ｌと保護絶縁１！
５１４との界面でのリーク電流が増加する。
また前記保護絶縁ＩＩ！ｊｉ４が基板とは異質であるた
め膨張係数等の違いにより該基板１表面部にダメージが
生じ易く、界面特性が不安定になるという問題が生じる
。
め膨張係数等の違いにより該基板１表面部にダメージが
生じ易く、界面特性が不安定になるという問題が生じる
。
また後者の方法にあっては、イオン注入工程後にレジス
トマスクパターン２及び絶縁膜１１を除去した際に、そ
の結晶基板１の表面に薄い自然酸化膜が発止すると共に
、その後、異質の保護絶縁膜４が被着された基板１表面
部には前者と同様にダメージが生じ易く、結晶基板ｌと
保護絶縁膜４間での界面特性が不安定になるという欠点
があった。
トマスクパターン２及び絶縁膜１１を除去した際に、そ
の結晶基板１の表面に薄い自然酸化膜が発止すると共に
、その後、異質の保護絶縁膜４が被着された基板１表面
部には前者と同様にダメージが生じ易く、結晶基板ｌと
保護絶縁膜４間での界面特性が不安定になるという欠点
があった。
本発明は上記のような従来の欠点を解消するため、イオ
ン注入により基板とは異種の導電型領域を形成するため
の絶縁膜及びレジストマスクパターンを結晶基板上に直
接的に被着しない新しい方法により結晶基板表面の汚染
やダメージの発生を防止し、ｐｎ接合部を設けたた後の
結晶基板と保護絶縁股間の界面特性の向上と安定化を図
った新規な化合物半導体素子の製造方法を提供すること
を目的とするものである。
ン注入により基板とは異種の導電型領域を形成するため
の絶縁膜及びレジストマスクパターンを結晶基板上に直
接的に被着しない新しい方法により結晶基板表面の汚染
やダメージの発生を防止し、ｐｎ接合部を設けたた後の
結晶基板と保護絶縁股間の界面特性の向上と安定化を図
った新規な化合物半導体素子の製造方法を提供すること
を目的とするものである。
本発明は上記目的を達成するため、一導電型の化合物半
導体結晶基板上に、その基板の構成元素を含む陽極酸化
膜、または陽極硫化膜からなる被膜を陽極酸化法、また
は陽極硫化法によって形成し、その被膜上に、更に５ｉ
０２等からなる絶縁膜を形成した後、該絶縁膜の表面に
イオン注入用のレジストマスクパターンを形成する。
導体結晶基板上に、その基板の構成元素を含む陽極酸化
膜、または陽極硫化膜からなる被膜を陽極酸化法、また
は陽極硫化法によって形成し、その被膜上に、更に５ｉ
０２等からなる絶縁膜を形成した後、該絶縁膜の表面に
イオン注入用のレジストマスクパターンを形成する。
次に該レジストマスクパターンを介して前記結晶基板上
にイオン注入法により異種導電型領域を形成した後、前
記レジストマスクパターン及び絶縁層を順に除去した後
、露出した被膜面上に保護絶縁膜を形成するようにする
。
にイオン注入法により異種導電型領域を形成した後、前
記レジストマスクパターン及び絶縁層を順に除去した後
、露出した被膜面上に保護絶縁膜を形成するようにする
。
本発明の化合物半導体素子の製造方法では、一導電型の
化合物半導体結晶基板表面に、直接その基板の構成元素
を含む陽極酸化膜、または陽極硫化膜からなる不純物の
含まない被膜を形成し、その上に絶縁層及びイオン注入
用のレジストマスクパターンを形成しているため、該レ
ジストマスクパターンの形成時、その後のイオン注入工
程、或いはイオン注入後のレジストマスクパターン及び
絶縁膜等を除去した際に、これらの膜からの不純物によ
り前記結晶基板と被膜との界面力＜？耐染されることは
ない。またその後、被膜上に保護絶縁膜を被着形成する
ことにより、該被膜が緩衝層となって前記基板の表面部
にダメージを発生させることが解消する。この結果、該
結晶基板と被膜間の界面特性が向上し、かつ安定となる
。
化合物半導体結晶基板表面に、直接その基板の構成元素
を含む陽極酸化膜、または陽極硫化膜からなる不純物の
含まない被膜を形成し、その上に絶縁層及びイオン注入
用のレジストマスクパターンを形成しているため、該レ
ジストマスクパターンの形成時、その後のイオン注入工
程、或いはイオン注入後のレジストマスクパターン及び
絶縁膜等を除去した際に、これらの膜からの不純物によ
り前記結晶基板と被膜との界面力＜？耐染されることは
ない。またその後、被膜上に保護絶縁膜を被着形成する
ことにより、該被膜が緩衝層となって前記基板の表面部
にダメージを発生させることが解消する。この結果、該
結晶基板と被膜間の界面特性が向上し、かつ安定となる
。
以下図面を用いて本発明の実施例について詳細に説明す
る。
る。
第１図乃至第３図は本発明に係る化合物半導体素子の製
造方法の一実施例を工程順に示す要部断面図である。
造方法の一実施例を工程順に示す要部断面図である。
先ず第１図に示すようにｐ導電型のＨｇＣｄＴｅ結晶基
板２１上に、その化合物半導体結晶基板の構成元素を含
む陽極酸化膜、または陽極硫化膜からなる被膜２２を、
陽極酸化法、または陽極硫化法によって例えば８０ｎｍ
の厚さに形成し、引き続きその上面に１２０ｎｍの厚さ
に５ｉ０２（二酸化シリコン）、或いはＺｎＳ （硫化
亜鉛）からなる絶縁膜２３を被着形成する。
板２１上に、その化合物半導体結晶基板の構成元素を含
む陽極酸化膜、または陽極硫化膜からなる被膜２２を、
陽極酸化法、または陽極硫化法によって例えば８０ｎｍ
の厚さに形成し、引き続きその上面に１２０ｎｍの厚さ
に５ｉ０２（二酸化シリコン）、或いはＺｎＳ （硫化
亜鉛）からなる絶縁膜２３を被着形成する。
次に該絶縁膜２３上にレジスト膜を塗着し、このレジス
ト膜をバターニングしてイオン注入用のレジストマスク
パターン２４を形成する。
ト膜をバターニングしてイオン注入用のレジストマスク
パターン２４を形成する。
その後、このイオン注入用のレジストマスクパターン２
４を介して前記結晶基板２１上に、例えばボロン（Ｂ＋
）イオンを、そのドーズ量がｌＸｌ０”Ｃｌ１１−２、
注入エネルギーが１２０ ｋｅＶの条件でイオン注入を
行ってｎ＋導電型領域２５を形成する。
４を介して前記結晶基板２１上に、例えばボロン（Ｂ＋
）イオンを、そのドーズ量がｌＸｌ０”Ｃｌ１１−２、
注入エネルギーが１２０ ｋｅＶの条件でイオン注入を
行ってｎ＋導電型領域２５を形成する。
尚、イオン注入後のアニールが必要な場合には前記レジ
ストマスクパターン２４を除去した状態でアニール処理
を行う。
ストマスクパターン２４を除去した状態でアニール処理
を行う。
その後、第２図に示すように前記レジストマスクパター
ン２４及び絶縁膜２３を順に除去し、露出した被膜２２
面上に、第３図に示すように５ｉ０２等からなる保護絶
縁膜２６を被着形成する。
ン２４及び絶縁膜２３を順に除去し、露出した被膜２２
面上に、第３図に示すように５ｉ０２等からなる保護絶
縁膜２６を被着形成する。
かくすれば、前記結晶基板２１と被膜２２間の界面に汚
染がなく、該被膜が緩衝層となって前記基板の表面部に
異質の保護絶縁膜の被着に起因するダメージの発生が解
消され、該基板２１と被膜２２との界面の電気的特性が
向上し、かつ安定することから、該界面でのリーク電流
を低減することが可能となる。
染がなく、該被膜が緩衝層となって前記基板の表面部に
異質の保護絶縁膜の被着に起因するダメージの発生が解
消され、該基板２１と被膜２２との界面の電気的特性が
向上し、かつ安定することから、該界面でのリーク電流
を低減することが可能となる。
以上の説明から明らかなように、本発明に係る化合物半
導体素子の製造方法によれば、結晶基板表面に直接形成
された該基板の構成元素を含む陽極酸化膜、または陽極
硫化膜からなる不純物の含まない被膜をイオン注入後も
除去せずに、該被膜上に保護絶縁膜を形成しているので
、該基板と被膜との界面がｌη染されることがなく、ま
た異質の保護絶縁膜の被着に起因する基板表面部でのダ
メージの発止も、被膜が緩衝層となって解消する等、そ
の界面特性が向上し、かつ安定となる。
導体素子の製造方法によれば、結晶基板表面に直接形成
された該基板の構成元素を含む陽極酸化膜、または陽極
硫化膜からなる不純物の含まない被膜をイオン注入後も
除去せずに、該被膜上に保護絶縁膜を形成しているので
、該基板と被膜との界面がｌη染されることがなく、ま
た異質の保護絶縁膜の被着に起因する基板表面部でのダ
メージの発止も、被膜が緩衝層となって解消する等、そ
の界面特性が向上し、かつ安定となる。
従って、上記界面でのリーク電流が著しく低減され、素
子動作時の闇値の変動や、不安定となる問題が解消され
るなどの優れた利点を有し、この種の半導体素子の製造
に通用して極めて有利である。
子動作時の闇値の変動や、不安定となる問題が解消され
るなどの優れた利点を有し、この種の半導体素子の製造
に通用して極めて有利である。
第１図乃至第３図は本発明に係る化合物半導体素子の製
造方法の一実施例を工程順に 示す要部断面図、 第４図及び第５図は従来の化合物半導体の製造方法を工
程順に説明するための要部断 面図、 第６図及び第７図は従来の化合物半導体の製造方法の他
の例を工程順に説明するため の要部断面図である。 第１図乃至第３図において、 ２１は結晶基板、２２は被膜、２３は絶縁膜、２４はレ
ジストマスクパターン、２５はｎ＋導電型領域、２６は
保護絶縁膜をそれぞれ示す。 不順１９ｐ、イオ巧宝入工刺ＩＧｊｌ 、ｊｉｅｆ４ｔ＋ Ｌ３”Ｚ１７スクｒｅクー＞４ｊ！
ルＩｆ去ｒ＃！！ゴ第２図 第３図 ↓↓１ ＋番 やｔＪヒーイオ＞シを入工君径１ 第４図 恍秘條ｆＩ雄謳砿邪へ°工社必 第５図 叱正し４巳＾イむイブｒ上う士：）！ｔｒ、ｆｆｒＡ第
６図 餉む４Ｆし増■耐４の 第７ｍ
造方法の一実施例を工程順に 示す要部断面図、 第４図及び第５図は従来の化合物半導体の製造方法を工
程順に説明するための要部断 面図、 第６図及び第７図は従来の化合物半導体の製造方法の他
の例を工程順に説明するため の要部断面図である。 第１図乃至第３図において、 ２１は結晶基板、２２は被膜、２３は絶縁膜、２４はレ
ジストマスクパターン、２５はｎ＋導電型領域、２６は
保護絶縁膜をそれぞれ示す。 不順１９ｐ、イオ巧宝入工刺ＩＧｊｌ 、ｊｉｅｆ４ｔ＋ Ｌ３”Ｚ１７スクｒｅクー＞４ｊ！
ルＩｆ去ｒ＃！！ゴ第２図 第３図 ↓↓１ ＋番 やｔＪヒーイオ＞シを入工君径１ 第４図 恍秘條ｆＩ雄謳砿邪へ°工社必 第５図 叱正し４巳＾イむイブｒ上う士：）！ｔｒ、ｆｆｒＡ第
６図 餉む４Ｆし増■耐４の 第７ｍ
Claims (3)
- （１）一導電型の化合物半導体結晶基板（２１）上に、
その化合物半導体結晶の構成元素を含む被膜（２２）と
、該被膜（２２）上に更に絶縁膜（２３）を形成した後
、該絶縁膜（２３）の表面にイオン注入用のレジストマ
スクパターン（２４）を形成し、その後、該レジストマ
スクパターン（２４）を介して前記結晶基板（２１）上
にイオン注入により異種導電型領域（２５）を形成する
ことを特徴とする化合物半導体素子の製造方法。 - （２）一導電型の化合物半導体結晶基板（２１）上に、
その化合物半導体結晶の構成元素を含む被膜（２２）と
、該被膜（２２）上に更に絶縁膜（２３）を形成した後
、該絶縁膜（２３）の表面にイオン注入用のレジストマ
スクパターン（２４）を形成すると共に、該レジストマ
スクパターン（２４）を介して前記結晶基板（２１）上
にイオン注入により異種導電型領域（２５）を形成し次
に前記レジストマスクパターン（２４）及び絶縁層（２
３）を順に除去した後、露出した前記被膜（２２）上に
保護絶縁膜（２６）を形成することを特徴とする化合物
半導体素子の製造方法。 - （３）上記被膜（２２）が陽極酸化法によって形成され
る陽極酸化膜、または陽極硫化法によって形成される陽
極硫化膜であることを特徴とする特許請求の範囲第（１
）項及び（２）項に記載した化合物半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61149266A JPS634628A (ja) | 1986-06-24 | 1986-06-24 | 化合物半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61149266A JPS634628A (ja) | 1986-06-24 | 1986-06-24 | 化合物半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS634628A true JPS634628A (ja) | 1988-01-09 |
Family
ID=15471482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61149266A Pending JPS634628A (ja) | 1986-06-24 | 1986-06-24 | 化合物半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS634628A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086363A (zh) * | 2020-09-16 | 2020-12-15 | 北京智创芯源科技有限公司 | 离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片 |
-
1986
- 1986-06-24 JP JP61149266A patent/JPS634628A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112086363A (zh) * | 2020-09-16 | 2020-12-15 | 北京智创芯源科技有限公司 | 离子注入方法、碲镉汞芯片的制备方法及碲镉汞芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4002501A (en) | High speed, high yield CMOS/SOS process | |
| JPH0465548B2 (ja) | ||
| JPH0451071B2 (ja) | ||
| US4742027A (en) | Method of fabricating a charge coupled device | |
| US5597738A (en) | Method for forming isolated CMOS structures on SOI structures | |
| US4553314A (en) | Method for making a semiconductor device | |
| KR880002211A (ko) | 고집적 cmos 회로에서 상이한 도전성의 도펀트 이온으로 주입된 근접트로프의 제작방법 | |
| US3892609A (en) | Production of mis integrated devices with high inversion voltage to threshold voltage ratios | |
| US4060827A (en) | Semiconductor device and a method of making the same | |
| JPS634628A (ja) | 化合物半導体素子の製造方法 | |
| Choi et al. | Graded etching of thermal oxide with various angles using silicafilm | |
| US5362661A (en) | Method for fabricating thin film transistor | |
| JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR960000373B1 (ko) | 반도체 표면의 단차 형성방법 | |
| US20030134485A1 (en) | Well-drive anneal technique using preplacement of nitride films for enhanced field isolation | |
| US4057822A (en) | Channel type photo-electric energy transducer | |
| KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
| KR0142886B1 (ko) | 모스 박막 트랜지스터 제조방법 | |
| JPS6370461A (ja) | 半導体装置 | |
| JPS63313859A (ja) | メサ型半導体装置及びその製造方法 | |
| JPH04290471A (ja) | 半導体装置の製造方法 | |
| JPS60186071A (ja) | 半導体装置の製造方法 | |
| JP3260485B2 (ja) | 半導体装置の製造方法 | |
| JPS6038874B2 (ja) | 絶縁物ゲ−ト電界効果トランジスタの製造方法 | |
| JPH03101251A (ja) | 半導体装置の製造方法 |