JPS6347267B2 - - Google Patents
Info
- Publication number
- JPS6347267B2 JPS6347267B2 JP57105857A JP10585782A JPS6347267B2 JP S6347267 B2 JPS6347267 B2 JP S6347267B2 JP 57105857 A JP57105857 A JP 57105857A JP 10585782 A JP10585782 A JP 10585782A JP S6347267 B2 JPS6347267 B2 JP S6347267B2
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- tin
- lead frame
- glossy
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は半導体装置を構成するために使用され
る半導体用リードフレームに関するものである。 従来、半導体装置の製造に際しては、シリコン
等の半導体素子（以下単に「素子」という）とリ
ードフレームの基体とをろう接するダンボンデイ
ングと、素子とリードフレームの基体に形成され
た外部端子とをAu、Al等の細線で結線するワイ
ヤボンデイングとが行われ、このようなリードフ
レームの基体としては、コバール（Fe―29％Ni
―17％Co合金）、42アロイ（Fe―42％Ni合金）
等熱膨張係数がガラスと近似した素材が用いられ
ていた。しかし、近年半導体装置のパツケージ材
として安価なプラスチツク材料が使用されるのに
伴い、リードフレームの基体としても安価で熱伝
導性の良い銅又は銅合金材料が使用されるように
なつた。このようなリードフレームの基体には、
前述したダイボンデイングやワイヤボンデイング
を行う関係からAuやAgの全面或いは部分メツキ
を行う必要がある。ところで、AuやAgの高騰の
折、このような貴金属を使用することは半導体装
置を高価なものにするという問題がある。 この対策として、ワイヤボンデイングに際して
Au線の替わりにAl線を使用する、又ワイヤボン
ドされる側のリードフレームの基板上にAu、Ag
メツキの替わりに化学Ｐ―Niメツキする等、Au
やAgの使用量を減らし経済性を改善する試みが
なされている。 しかし、素子をダイボンドするリードフレーム
の基体に形成されたタブ部にはAuやAgメツキを
行う必要があり、さらに素子を前記タブ部に接合
する際に用いられるろう材としてはAgペースト
やAu―Sn、Sn―Pb―Ag、Sn―Pb等ろう合金の
リボン状の箔を切断して用いる等、貴金属の使用
量は依然として多い。 しかも、かかるAgペーストはペースト中に含
まれる有機物がダイボンデイングの際の加熱によ
りガス化し、周囲を汚染して樹脂封止性を低下さ
せる等、半導体装置の信頼性低下の要因となつて
いる。又、リボン状のろう合金箔を切断して用い
る方法は、箔を切断し、これを基体のタブ部に載
せる作業の機械的安定性が悪く、半導体装置の不
良率を高める要因となつている。 本発明の目的は、前記した従来技術の欠点を解
消し、素子をリードフレーム基体上にろう接する
ダイボンデイング工程のろう材を予めリードフレ
ーム基体上に設けると共に前記ろう材を表面光沢
の錫又は錫―鉛合金メツキ層とすることにより、
リードフレームから貴金属をなくし、ダイボンデ
イング工程の作業性を安定させ、もつて安価で信
頼性の高い半導体装置を構成することができる半
導体用リードフレームを提供することにある。 即ち、本発明の要旨は、リードフレームの鉄或
いは銅を基質とする金属からなる基体上に、ニツ
ケルを基質とする金属からなる光沢ニツケルメツ
キ層を設け、さらにその上のボンデイングタブ部
に錫又は錫―鉛合金を基質とする金属からなる光
沢半田メツキ層を設けたことにある。 ここで、鉄或いは銅を基質とする金属からなる
リードフレーム基体上に設けられる光沢ニツケル
メツキ層は、素子とリードフレームの外部端子と
をAu、Al等の細線でワイヤボンドする際に必要
な層であり、この光沢ニツケルメツキ層の例えば
Al線との接合性は光沢化の程度により即ち表面
平滑なもの程良好であることから、或る程度表面
平滑であるならばNi―Sn、Ni―Co等の合金メツ
キや化学Ｐ―Ni、化学Ｂ―Ni等の合金メツキで
も良く、この場合ニツケル合金の質は特に問わな
いものである。光沢ニツケルメツキ層に下地に光
沢Niメツキ層を設けてからその上にNi合金メツ
キ層を設けて半光沢したものであつてもよい。 一方、素子をリードフレーム基体上に接合する
際に必要な層である錫又は錫―鉛合金を基質とす
る金属からなる光沢半田メツキ層は、これを無光
沢メツキで設けた場合はメツキ後これに素子をろ
う接するまでの間に酸化や変色等の経日劣化を受
けやすく、これに対し機械的に光沢化したり或い
は光沢メツキにより設けた場合はろう材として経
日劣化による表面劣化が少なく、素子とのぬれ性
が安定する。このことから、半田メツキ層の表面
は光沢化する必要がある。 又、前記光沢半田メツキ層は、無光沢錫、無光
沢半田、無光沢鉛等無光沢メツキ層を設けた上に
錫或いは錫―鉛を基質とする金属からなる光沢半
田メツキ層を設けた場合であつても良く、光沢メ
ツキ層の厚さが0.2μ以上であれば上記した効果が
得られる。これは光沢メツキ層中に含まれる微量
の有機物がダイボンドの際素子面とのぬれ性を向
上させるからである。 そういう意味では、外観上の光沢が低くとも、
表面に上記した光沢メツキ層が存在すれば本発明
の範囲に入るものである。 次に添付図面を参照して本発明半導体用リード
フレームの実施例について説明する。 実施例 １ 第１図は本発明に係る半導体用リードフレーム
の打抜き成形後のパターン例を示すものである。
この図において、１は打抜ち成形されて銅合金条
からなる基体、２は前記基体１に形成されたボン
デイングタブ部にして、この部分に素子が配置さ
れることからろう材としての光沢錫―鉛合金メツ
キ層が設けられる。３は基体１に形成された外部
端子にして、表面に電気光沢ニツケルメツキ層が
設けられる。第２図は、前記半導体用リードフレ
ームを用いて構成された半導体装置を示し、この
第２図によれば、上記ボンデイングタブ部２に素
子６が配置され、この素子６と外部端子３とが例
えばAl極細線７によりワイヤボンドされること
がわかる。第３図は、第２図中ａ―a′断面を示
し、前記半導体用リードフレームは基体１上全面
に電気光沢ニツケルメツキ層４を設け、その上に
部分的に電気光沢錫―鉛合金メツキ層５を設けて
いる。 ここで、前記光沢ニツケルメツキ層４は、硫酸
Niを主体とするワツト浴に光沢剤（上村工業製
「アサヒライト」）を添加したメツキ浴から電気メ
ツキ法により厚さ3μの光沢ニツケルメツキを行
つたものであり、前記電気光沢錫―鉛合金メツキ
層５はホウフツ化浴に例えば光沢剤（住友3M社
製「RTL」）を添加したメツキ浴から20％Sn―80
％Pbの光沢錫―鉛合金メツキを厚さ15μ行つたも
のである。 第２図或いは第３図に一部示される半導体装置
は、このようにして所定のメツキ層が設けられた
基体１のボンデイングタブ部２に素子６をN2雰
囲気中で加熱圧接法によりろう接し、さらに素子
６と外部端子３をAl極細線７により接合した後、
プラステツク２０で封止して完成させたものであ
る。 一方、比較例として、上記において電気光沢錫
―鉛合金メツキ層５を光沢剤を用いずゼラチンを
添加剤とした無光沢錫―鉛合金メツキにより形成
した場合のリードフレームを作成し、同様の半導
体装置を完成させた。ついで実施例、比較例の両
半導体装置を40℃、95％RHの恒温恒湿槽に放置
して素子と錫―鉛合金メツキ層のろう接性を比較
した。その結果を表１に示す。
る半導体用リードフレームに関するものである。 従来、半導体装置の製造に際しては、シリコン
等の半導体素子（以下単に「素子」という）とリ
ードフレームの基体とをろう接するダンボンデイ
ングと、素子とリードフレームの基体に形成され
た外部端子とをAu、Al等の細線で結線するワイ
ヤボンデイングとが行われ、このようなリードフ
レームの基体としては、コバール（Fe―29％Ni
―17％Co合金）、42アロイ（Fe―42％Ni合金）
等熱膨張係数がガラスと近似した素材が用いられ
ていた。しかし、近年半導体装置のパツケージ材
として安価なプラスチツク材料が使用されるのに
伴い、リードフレームの基体としても安価で熱伝
導性の良い銅又は銅合金材料が使用されるように
なつた。このようなリードフレームの基体には、
前述したダイボンデイングやワイヤボンデイング
を行う関係からAuやAgの全面或いは部分メツキ
を行う必要がある。ところで、AuやAgの高騰の
折、このような貴金属を使用することは半導体装
置を高価なものにするという問題がある。 この対策として、ワイヤボンデイングに際して
Au線の替わりにAl線を使用する、又ワイヤボン
ドされる側のリードフレームの基板上にAu、Ag
メツキの替わりに化学Ｐ―Niメツキする等、Au
やAgの使用量を減らし経済性を改善する試みが
なされている。 しかし、素子をダイボンドするリードフレーム
の基体に形成されたタブ部にはAuやAgメツキを
行う必要があり、さらに素子を前記タブ部に接合
する際に用いられるろう材としてはAgペースト
やAu―Sn、Sn―Pb―Ag、Sn―Pb等ろう合金の
リボン状の箔を切断して用いる等、貴金属の使用
量は依然として多い。 しかも、かかるAgペーストはペースト中に含
まれる有機物がダイボンデイングの際の加熱によ
りガス化し、周囲を汚染して樹脂封止性を低下さ
せる等、半導体装置の信頼性低下の要因となつて
いる。又、リボン状のろう合金箔を切断して用い
る方法は、箔を切断し、これを基体のタブ部に載
せる作業の機械的安定性が悪く、半導体装置の不
良率を高める要因となつている。 本発明の目的は、前記した従来技術の欠点を解
消し、素子をリードフレーム基体上にろう接する
ダイボンデイング工程のろう材を予めリードフレ
ーム基体上に設けると共に前記ろう材を表面光沢
の錫又は錫―鉛合金メツキ層とすることにより、
リードフレームから貴金属をなくし、ダイボンデ
イング工程の作業性を安定させ、もつて安価で信
頼性の高い半導体装置を構成することができる半
導体用リードフレームを提供することにある。 即ち、本発明の要旨は、リードフレームの鉄或
いは銅を基質とする金属からなる基体上に、ニツ
ケルを基質とする金属からなる光沢ニツケルメツ
キ層を設け、さらにその上のボンデイングタブ部
に錫又は錫―鉛合金を基質とする金属からなる光
沢半田メツキ層を設けたことにある。 ここで、鉄或いは銅を基質とする金属からなる
リードフレーム基体上に設けられる光沢ニツケル
メツキ層は、素子とリードフレームの外部端子と
をAu、Al等の細線でワイヤボンドする際に必要
な層であり、この光沢ニツケルメツキ層の例えば
Al線との接合性は光沢化の程度により即ち表面
平滑なもの程良好であることから、或る程度表面
平滑であるならばNi―Sn、Ni―Co等の合金メツ
キや化学Ｐ―Ni、化学Ｂ―Ni等の合金メツキで
も良く、この場合ニツケル合金の質は特に問わな
いものである。光沢ニツケルメツキ層に下地に光
沢Niメツキ層を設けてからその上にNi合金メツ
キ層を設けて半光沢したものであつてもよい。 一方、素子をリードフレーム基体上に接合する
際に必要な層である錫又は錫―鉛合金を基質とす
る金属からなる光沢半田メツキ層は、これを無光
沢メツキで設けた場合はメツキ後これに素子をろ
う接するまでの間に酸化や変色等の経日劣化を受
けやすく、これに対し機械的に光沢化したり或い
は光沢メツキにより設けた場合はろう材として経
日劣化による表面劣化が少なく、素子とのぬれ性
が安定する。このことから、半田メツキ層の表面
は光沢化する必要がある。 又、前記光沢半田メツキ層は、無光沢錫、無光
沢半田、無光沢鉛等無光沢メツキ層を設けた上に
錫或いは錫―鉛を基質とする金属からなる光沢半
田メツキ層を設けた場合であつても良く、光沢メ
ツキ層の厚さが0.2μ以上であれば上記した効果が
得られる。これは光沢メツキ層中に含まれる微量
の有機物がダイボンドの際素子面とのぬれ性を向
上させるからである。 そういう意味では、外観上の光沢が低くとも、
表面に上記した光沢メツキ層が存在すれば本発明
の範囲に入るものである。 次に添付図面を参照して本発明半導体用リード
フレームの実施例について説明する。 実施例 １ 第１図は本発明に係る半導体用リードフレーム
の打抜き成形後のパターン例を示すものである。
この図において、１は打抜ち成形されて銅合金条
からなる基体、２は前記基体１に形成されたボン
デイングタブ部にして、この部分に素子が配置さ
れることからろう材としての光沢錫―鉛合金メツ
キ層が設けられる。３は基体１に形成された外部
端子にして、表面に電気光沢ニツケルメツキ層が
設けられる。第２図は、前記半導体用リードフレ
ームを用いて構成された半導体装置を示し、この
第２図によれば、上記ボンデイングタブ部２に素
子６が配置され、この素子６と外部端子３とが例
えばAl極細線７によりワイヤボンドされること
がわかる。第３図は、第２図中ａ―a′断面を示
し、前記半導体用リードフレームは基体１上全面
に電気光沢ニツケルメツキ層４を設け、その上に
部分的に電気光沢錫―鉛合金メツキ層５を設けて
いる。 ここで、前記光沢ニツケルメツキ層４は、硫酸
Niを主体とするワツト浴に光沢剤（上村工業製
「アサヒライト」）を添加したメツキ浴から電気メ
ツキ法により厚さ3μの光沢ニツケルメツキを行
つたものであり、前記電気光沢錫―鉛合金メツキ
層５はホウフツ化浴に例えば光沢剤（住友3M社
製「RTL」）を添加したメツキ浴から20％Sn―80
％Pbの光沢錫―鉛合金メツキを厚さ15μ行つたも
のである。 第２図或いは第３図に一部示される半導体装置
は、このようにして所定のメツキ層が設けられた
基体１のボンデイングタブ部２に素子６をN2雰
囲気中で加熱圧接法によりろう接し、さらに素子
６と外部端子３をAl極細線７により接合した後、
プラステツク２０で封止して完成させたものであ
る。 一方、比較例として、上記において電気光沢錫
―鉛合金メツキ層５を光沢剤を用いずゼラチンを
添加剤とした無光沢錫―鉛合金メツキにより形成
した場合のリードフレームを作成し、同様の半導
体装置を完成させた。ついで実施例、比較例の両
半導体装置を40℃、95％RHの恒温恒湿槽に放置
して素子と錫―鉛合金メツキ層のろう接性を比較
した。その結果を表１に示す。
【表】
尚、上記表中ろう接性の測定条件及び判定方法
は次の通りである。 (1) メツキ後のろう接性については、380℃、N2
雰囲気中で素子をリードフレームの基体上所定
位置にダイボンドさせた後、素子面における錫
―鉛合金のぬれ面積を測定し、次のように判定
した。 〇：ぬれ面積80％以上 △：ぬれ面積50〜80％、 ×：ぬれ面積50％以下、 (2) 恒温恒湿によるメツキ面劣化は、40℃、相対
湿度95％の環循下に４日間放置後、上記と同様
の判定方法で素子面のぬれ性を測定した。上記
表１より、ろう材である錫―鉛合金メツキ層を
光沢化することにより素子のろう接が安定なも
のとなることがわかる。 実施例 ２ 実施例１と同様の方法で基体１上に光沢ニツケ
ルメツキ層を設けた後、光沢錫―鉛合金メツキ層
５として錫―鉛合金メツキ層を二層に分けて設け
た。即ち、錫―鉛合金メツキ層の下層は無光沢で
厚さ14μの純Sn及びSn―95％Pb合金メツキ層と
し、表層は厚さ1μの純錫メツキ層であるが光沢、
半光沢及び比較のため無光沢のものを夫々用意
し、計６種類のリードフレームを作成すると共に
半導体装置を構成した。 これら半導体装置についても実施例１と同様に
ろう接性について試験した。その結果を表２に示
す。
は次の通りである。 (1) メツキ後のろう接性については、380℃、N2
雰囲気中で素子をリードフレームの基体上所定
位置にダイボンドさせた後、素子面における錫
―鉛合金のぬれ面積を測定し、次のように判定
した。 〇：ぬれ面積80％以上 △：ぬれ面積50〜80％、 ×：ぬれ面積50％以下、 (2) 恒温恒湿によるメツキ面劣化は、40℃、相対
湿度95％の環循下に４日間放置後、上記と同様
の判定方法で素子面のぬれ性を測定した。上記
表１より、ろう材である錫―鉛合金メツキ層を
光沢化することにより素子のろう接が安定なも
のとなることがわかる。 実施例 ２ 実施例１と同様の方法で基体１上に光沢ニツケ
ルメツキ層を設けた後、光沢錫―鉛合金メツキ層
５として錫―鉛合金メツキ層を二層に分けて設け
た。即ち、錫―鉛合金メツキ層の下層は無光沢で
厚さ14μの純Sn及びSn―95％Pb合金メツキ層と
し、表層は厚さ1μの純錫メツキ層であるが光沢、
半光沢及び比較のため無光沢のものを夫々用意
し、計６種類のリードフレームを作成すると共に
半導体装置を構成した。 これら半導体装置についても実施例１と同様に
ろう接性について試験した。その結果を表２に示
す。
【表】
上記表２により、錫―鉛合金メツキ層の表面は
光沢化させる程ろう接性が安定なものとなり、こ
の場合メツキ層は何層であつても良いことがわか
る。 実施例 ３ 実施例１と同様の方法で基体１上に電気ニツケ
ルメツキを行い、このニツケルメツキ面とAl―
１％SiのAl極細ワイヤ７の超音波ボンデイング
性を調べた。ここでニツケルメツキは、メツキ層
を3μと一定にし、光沢剤の濃度を替えて無光沢
から光沢まで変化させ、夫々について超音波ボン
デイング性を調べた。ニツケルメツキ面の光沢度
はその表面粗さで区別した。又、超音波ボンデイ
ング性は、Alワイヤ接続後、Alワイヤの引張試
験による接続強度から測定した。その結果を表３
に示す。
光沢化させる程ろう接性が安定なものとなり、こ
の場合メツキ層は何層であつても良いことがわか
る。 実施例 ３ 実施例１と同様の方法で基体１上に電気ニツケ
ルメツキを行い、このニツケルメツキ面とAl―
１％SiのAl極細ワイヤ７の超音波ボンデイング
性を調べた。ここでニツケルメツキは、メツキ層
を3μと一定にし、光沢剤の濃度を替えて無光沢
から光沢まで変化させ、夫々について超音波ボン
デイング性を調べた。ニツケルメツキ面の光沢度
はその表面粗さで区別した。又、超音波ボンデイ
ング性は、Alワイヤ接続後、Alワイヤの引張試
験による接続強度から測定した。その結果を表３
に示す。
【表】
【表】
尚、表中の記号は次の判定方法に基づくもので
ある。 〇：良好、 △：やや良好、 ×：接続強度弱く接続面でバカレ発生。 上記表３より、表面粗さの小さい程、即ち光沢
度の大きいニツケルメツキ面程Alワイヤとの接
続強度が良好であり、ワイヤボンデイング性に優
れていることが分る。 これらの実施例からも明らかなように、本発明
半導体用リードフレームは、鉄或いは銅を基質と
する金属からなる基体上に、ニツケルを基質とす
る金属からなる光沢ニツケルメツキ層を設け、さ
らにその上のボンデイングタブ部に錫又は錫―鉛
合金を基質とする光沢半田メツキ層を設けたこと
から、このリードフレームを使用して半導体装置
を組み立てれば、 (1) Au、Ag等の高価な貴金属を使用しないで半
導体装置を組立てることができ、安価な半導体
装置を提供することができる、 (2) 素子をろう接するためのろう材を予めリード
フレームの所定位置に設けたことにより、素子
のろう接作業を簡単にし、ひいては半導体装置
の量産性を著しく向上させることができる、 (3) ダイボンデイングのための半田メツキ層及び
ワイヤボンデイングのためのニツケルメツキ層
の夫々表面を光沢化することにより、ダイボン
デイング性及びワイヤボンデイング性を夫々向
上させ、ボンデイングによる不良発生率を低下
させ、その結果、半導体装置の品質を高め生産
性を向上させることができる、 (4) 上記(2)，(3)の効果により製造コストを下げ、
安価な半導体装置とすることができる、 等の効果があり、その工業的価値はきわめて大き
いものがある。
ある。 〇：良好、 △：やや良好、 ×：接続強度弱く接続面でバカレ発生。 上記表３より、表面粗さの小さい程、即ち光沢
度の大きいニツケルメツキ面程Alワイヤとの接
続強度が良好であり、ワイヤボンデイング性に優
れていることが分る。 これらの実施例からも明らかなように、本発明
半導体用リードフレームは、鉄或いは銅を基質と
する金属からなる基体上に、ニツケルを基質とす
る金属からなる光沢ニツケルメツキ層を設け、さ
らにその上のボンデイングタブ部に錫又は錫―鉛
合金を基質とする光沢半田メツキ層を設けたこと
から、このリードフレームを使用して半導体装置
を組み立てれば、 (1) Au、Ag等の高価な貴金属を使用しないで半
導体装置を組立てることができ、安価な半導体
装置を提供することができる、 (2) 素子をろう接するためのろう材を予めリード
フレームの所定位置に設けたことにより、素子
のろう接作業を簡単にし、ひいては半導体装置
の量産性を著しく向上させることができる、 (3) ダイボンデイングのための半田メツキ層及び
ワイヤボンデイングのためのニツケルメツキ層
の夫々表面を光沢化することにより、ダイボン
デイング性及びワイヤボンデイング性を夫々向
上させ、ボンデイングによる不良発生率を低下
させ、その結果、半導体装置の品質を高め生産
性を向上させることができる、 (4) 上記(2)，(3)の効果により製造コストを下げ、
安価な半導体装置とすることができる、 等の効果があり、その工業的価値はきわめて大き
いものがある。
第１図は本発明の実施例に係る半導体用リード
フレームの打抜き後のパターン形状を示す説明
図、第２図は前記リードフレームを用いて構成さ
れた半導体装置の正面図、第３図は第２図中ａ―
a′断面図である。 １：基体、２：ボンデイングタブ部、３：外部
端子、４：光沢ニツケルメツキ層、５：光沢錫―
鉛合金メツキ層、６：半導体素子、７：Al極細
線。
フレームの打抜き後のパターン形状を示す説明
図、第２図は前記リードフレームを用いて構成さ
れた半導体装置の正面図、第３図は第２図中ａ―
a′断面図である。 １：基体、２：ボンデイングタブ部、３：外部
端子、４：光沢ニツケルメツキ層、５：光沢錫―
鉛合金メツキ層、６：半導体素子、７：Al極細
線。
Claims (1)
- １ 鉄或いは銅を基質とする金属からなる基体上
に、ニツケルを基質とする金属からなる光沢ニツ
ケルメツキ層を設け、さらにその上のボンデイン
グタブ部に錫又は錫―鉛合金を基質とする金属か
らなる光沢半田メツキ層を設けてなることを特徴
とする半導体用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57105857A JPS58222551A (ja) | 1982-06-18 | 1982-06-18 | 半導体用リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57105857A JPS58222551A (ja) | 1982-06-18 | 1982-06-18 | 半導体用リ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58222551A JPS58222551A (ja) | 1983-12-24 |
| JPS6347267B2 true JPS6347267B2 (ja) | 1988-09-21 |
Family
ID=14418652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57105857A Granted JPS58222551A (ja) | 1982-06-18 | 1982-06-18 | 半導体用リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58222551A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58127355A (ja) * | 1982-01-25 | 1983-07-29 | Hitachi Ltd | リ−ドフレ−ム |
-
1982
- 1982-06-18 JP JP57105857A patent/JPS58222551A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58222551A (ja) | 1983-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960002495B1 (ko) | 개량된 리드를 갖는 반도체장치 | |
| TWI397981B (zh) | 半導體封裝用導線架 | |
| US7268415B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| JP3537417B2 (ja) | 半導体装置およびその製造方法 | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US20080087996A1 (en) | Semiconductor device and manufacturing method of the same | |
| US11869832B2 (en) | Leadframe package using selectively pre-plated leadframe | |
| CN101013683A (zh) | 半导体集成电路器件 | |
| JPH08111484A (ja) | リードフレーム | |
| JP7032239B2 (ja) | リードフレーム材およびその製造方法ならびに半導体パッケージ | |
| CN109937479A (zh) | 引线框材料及其制造方法以及半导体封装件 | |
| JPWO2017179447A1 (ja) | リードフレーム材およびその製造方法 | |
| JP2003197827A (ja) | 半導体装置およびその製造方法 | |
| JPH07326701A (ja) | 電気電子部品用導電材、リードフレ−ム及びそれを使用した半導体集積回路 | |
| KR100378489B1 (ko) | 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법 | |
| JPS6347342B2 (ja) | ||
| TW517315B (en) | Ag-pre-plated lead frame for semiconductor package | |
| JPS58222551A (ja) | 半導体用リ−ドフレ−ム | |
| JPS639957A (ja) | 半導体リ−ドフレ−ム | |
| KR100225778B1 (ko) | 리드 프레임을 이용한 반도체 팩키지 | |
| JPS59149042A (ja) | 半導体用リ−ドフレ−ム | |
| JPH05211261A (ja) | 半導体装置 | |
| JPS6258548B2 (ja) | ||
| JPH0558259B2 (ja) | ||
| JPS63304654A (ja) | リ−ドフレ−ム |