JPS6347385B2 - - Google Patents
Info
- Publication number
- JPS6347385B2 JPS6347385B2 JP57111923A JP11192382A JPS6347385B2 JP S6347385 B2 JPS6347385 B2 JP S6347385B2 JP 57111923 A JP57111923 A JP 57111923A JP 11192382 A JP11192382 A JP 11192382A JP S6347385 B2 JPS6347385 B2 JP S6347385B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- counter
- processing step
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【発明の詳細な説明】
＜分野＞
本発明は被試験装置に対し、試験データを特定
のタイミング発生するデータ発生制御方式に関す
る。
のタイミング発生するデータ発生制御方式に関す
る。
＜従来技術＞
一般に信号を受けて、動作する装置例えばモデ
ムの受信側を試験する場合特定のタイミングで、
繰返しデータ或は信号を供給して、同一の動作を
行わせ、エラー状態に到るか、試験する事が行わ
れている。
ムの受信側を試験する場合特定のタイミングで、
繰返しデータ或は信号を供給して、同一の動作を
行わせ、エラー状態に到るか、試験する事が行わ
れている。
しかるに、従来のデータ発生制御方式において
は、データの発生間隔は一定若しくは、多部より
設定されただけの種類の間隔でしか発生できない
欠点を有している。
は、データの発生間隔は一定若しくは、多部より
設定されただけの種類の間隔でしか発生できない
欠点を有している。
＜発明の目的＞
本発明の目的は従来の欠点を取除くべく簡単な
構成で多数の種類の間隔で試験データが発生し得
る様にするにある。
構成で多数の種類の間隔で試験データが発生し得
る様にするにある。
＜発明の構成＞
上記目的を達成するために、本発明は処理装置
の処理ステツプにかかる時間自体をタイマの単位
時間として利用できる点に着目し、試験データを
発生する毎に、試験データ発生処理以外の処理の
ステツプの数を増加してゆき、順次試験データの
発生間隔を延ばす様にしたものである。
の処理ステツプにかかる時間自体をタイマの単位
時間として利用できる点に着目し、試験データを
発生する毎に、試験データ発生処理以外の処理の
ステツプの数を増加してゆき、順次試験データの
発生間隔を延ばす様にしたものである。
＜実施例＞
第１図は本発明のを、通信装置の試験システム
に適用した一実施例の機能ブロツク図、第２図は
フローチヤートである。
に適用した一実施例の機能ブロツク図、第２図は
フローチヤートである。
図中、１は試験装置であつてマイクロプロセツ
サ（処理装置）を使用し、所謂CPUサイクルで、
処理ステツプを実行するもの、２は非試験装置、
１０は試験制御部、１１はレジスタ部、１２は送
出部、１３は第１カウンタ、１４は第２カウン
タ、１５は処理ステツプ部、２１Ｓは送信回路、
２１Ｒは受信回路、２２はスイツチである。
サ（処理装置）を使用し、所謂CPUサイクルで、
処理ステツプを実行するもの、２は非試験装置、
１０は試験制御部、１１はレジスタ部、１２は送
出部、１３は第１カウンタ、１４は第２カウン
タ、１５は処理ステツプ部、２１Ｓは送信回路、
２１Ｒは受信回路、２２はスイツチである。
試験制御部１０は、試験動作の全体の制御を司
とするものであり、試験開始されると、試験デー
タの初期設定処理、或は、被試験装置２との間の
インタフエース制御手段に従つて、送信回路２１
Ｓにデータを送り込み受信回路からデータを受信
するための制御を行い、更に受信回路２１Ｒから
供給されるデータを検査する機能を有する。
とするものであり、試験開始されると、試験デー
タの初期設定処理、或は、被試験装置２との間の
インタフエース制御手段に従つて、送信回路２１
Ｓにデータを送り込み受信回路からデータを受信
するための制御を行い、更に受信回路２１Ｒから
供給されるデータを検査する機能を有する。
同図においては、データの流れについてのみ結
線してある。第１カウンタ１３は、送出部１２か
ら試験データを被試験装置に対し発生する回数を
計数するものである。第２カウンタ１４は第１カ
ウンタ１３のカウント値から順次、処理ステツプ
部１５が１つの処理ステツプを実行する毎に減算
する。
線してある。第１カウンタ１３は、送出部１２か
ら試験データを被試験装置に対し発生する回数を
計数するものである。第２カウンタ１４は第１カ
ウンタ１３のカウント値から順次、処理ステツプ
部１５が１つの処理ステツプを実行する毎に減算
する。
処理ステツプ部１５はカウンタ１４のカウント
値が値“０”となる迄、処理、例えば“ノンオペ
レーシヨン”処理、即ちこの処理は、何ら他の処
理機能に対し、アクシヨンを行さず、単に時間稼
ぎを行う処理を行うものである。尚例においては
説明を簡単化するため“ノンオペレーシヨン”処
理のステツプを掲げるが、他の処理であつても良
い。例えば試験制御部１０における処理ステツプ
であつて、被試験装置２に対するデータの送信を
除くステツプであつても良い。
値が値“０”となる迄、処理、例えば“ノンオペ
レーシヨン”処理、即ちこの処理は、何ら他の処
理機能に対し、アクシヨンを行さず、単に時間稼
ぎを行う処理を行うものである。尚例においては
説明を簡単化するため“ノンオペレーシヨン”処
理のステツプを掲げるが、他の処理であつても良
い。例えば試験制御部１０における処理ステツプ
であつて、被試験装置２に対するデータの送信を
除くステツプであつても良い。
送出部１２はレジスタ部１２にセツトされた試
験データを、処理ステツプ部１５から渡されるタ
イミング即ち、カウンタ１４のカウント値が値
“０”となつたタイミングで、被試験装置２の送
信回路２１Ｓに供給するものである。
験データを、処理ステツプ部１５から渡されるタ
イミング即ち、カウンタ１４のカウント値が値
“０”となつたタイミングで、被試験装置２の送
信回路２１Ｓに供給するものである。
以下動作を第２図のフローを参照して説明す
る。
る。
試験装置１が操作されて試験装置１が作動する
と、第２図には示されないステツプとして、試験
制御部１０は、レジスタ部１１に試験データをセ
ツトし、また第１カウンタ１３に初期値をセツト
して送出部１２を起動する。これにより、第２図
に示す動作が開始する。先ず、送出部１２が、レ
ジスタ部１１からデータを「データライト」ステ
ツプで、読出し、被試験装置２の送信回路２１Ｓ
に送出する。これを送信回路２１Ｓは例えば変調
して出力する。この出力はスイツチ部２２を介
し、受信回路２１Ｒに折返し供給される。受信回
路２１Ｒは変調された信号を復調し、データを再
生して出力する。試験制御部１０は通常の受信制
御手順に従つた順序で最終的に受信回路２１Ｒか
らデータを受ける。このデータは、送出した試験
データと対比され、試験される。一方、本発明に
係る部分は、試験制御部１０とは別に動作し「デ
ータライト」ステツプ後、処理ステツプ部１５は
前述した「ノンオペレーシヨン」ステツプを実行
する。しかる後、カウンタ１４の値が０か否か判
定する。カウンタ１４の値が値“０”でない場
合、ルート「NO」に進み、カウンタ１４を値
“１”減算するステツプで減算を行い、しかる後
「ノンオペレーシヨン」ステツプを実行する。以
下カウンタ１４の値が“０”となる迄「ノンオペ
レーシヨン」ステツプを実行し、値“０”になる
と、カウンタ１３の値が規定値ｎか否か判定す
る。（但し、ｎは初回に設定した値より大きいも
のとする）値ｎでない場合、カウンタ１３に値
“１”を加算する。しかる後カウンタ１３の値を
カウンタ１４にセツトする。以後、「データライ
ト」ステツプに復帰し「データライト」ステツプ
を実行し、前述の動作を繰返す。カウンタ１３の
値がｎとなると終了する。従つて、データ送出部
１２からデータを被試験装置２に対して、送出す
る間隔は「データライト」ステツプを実行する度
に、「ノンオペレーシヨン」ステツプを１回実行
する時間づつ、微増してゆくこととなる。このた
め被試験装置２をカウンタ１３に初期設定した値
を“Ｐ”とし、ノンオペレーシヨンステツプの実
行時間を“ｔ”とすると、被試験装置２に、「Ｐ
×ｔ」、「（Ｐ＋１）×ｔ」………、「ｎ×ｔ」の各
間隔で試験データを繰返し送出することができ
る。尚、上記実施例では、第２図の「ノンオペレ
ーシヨン」ステツプが１回のノンオペレーシヨン
処理として説明したが複数回のノンオペレーシヨ
ン処理としても良い。の以上の様に本実施例によ
れば、初期値“Ｐ”により最小期間が設定でき、
また最終値“ｎ”によつて最大期間が設定でき、
ノンオペレーシヨン処理の実行回数によつて間隔
の増加分が調整でき、きめ細い発生間隔の制御が
可能である。
と、第２図には示されないステツプとして、試験
制御部１０は、レジスタ部１１に試験データをセ
ツトし、また第１カウンタ１３に初期値をセツト
して送出部１２を起動する。これにより、第２図
に示す動作が開始する。先ず、送出部１２が、レ
ジスタ部１１からデータを「データライト」ステ
ツプで、読出し、被試験装置２の送信回路２１Ｓ
に送出する。これを送信回路２１Ｓは例えば変調
して出力する。この出力はスイツチ部２２を介
し、受信回路２１Ｒに折返し供給される。受信回
路２１Ｒは変調された信号を復調し、データを再
生して出力する。試験制御部１０は通常の受信制
御手順に従つた順序で最終的に受信回路２１Ｒか
らデータを受ける。このデータは、送出した試験
データと対比され、試験される。一方、本発明に
係る部分は、試験制御部１０とは別に動作し「デ
ータライト」ステツプ後、処理ステツプ部１５は
前述した「ノンオペレーシヨン」ステツプを実行
する。しかる後、カウンタ１４の値が０か否か判
定する。カウンタ１４の値が値“０”でない場
合、ルート「NO」に進み、カウンタ１４を値
“１”減算するステツプで減算を行い、しかる後
「ノンオペレーシヨン」ステツプを実行する。以
下カウンタ１４の値が“０”となる迄「ノンオペ
レーシヨン」ステツプを実行し、値“０”になる
と、カウンタ１３の値が規定値ｎか否か判定す
る。（但し、ｎは初回に設定した値より大きいも
のとする）値ｎでない場合、カウンタ１３に値
“１”を加算する。しかる後カウンタ１３の値を
カウンタ１４にセツトする。以後、「データライ
ト」ステツプに復帰し「データライト」ステツプ
を実行し、前述の動作を繰返す。カウンタ１３の
値がｎとなると終了する。従つて、データ送出部
１２からデータを被試験装置２に対して、送出す
る間隔は「データライト」ステツプを実行する度
に、「ノンオペレーシヨン」ステツプを１回実行
する時間づつ、微増してゆくこととなる。このた
め被試験装置２をカウンタ１３に初期設定した値
を“Ｐ”とし、ノンオペレーシヨンステツプの実
行時間を“ｔ”とすると、被試験装置２に、「Ｐ
×ｔ」、「（Ｐ＋１）×ｔ」………、「ｎ×ｔ」の各
間隔で試験データを繰返し送出することができ
る。尚、上記実施例では、第２図の「ノンオペレ
ーシヨン」ステツプが１回のノンオペレーシヨン
処理として説明したが複数回のノンオペレーシヨ
ン処理としても良い。の以上の様に本実施例によ
れば、初期値“Ｐ”により最小期間が設定でき、
また最終値“ｎ”によつて最大期間が設定でき、
ノンオペレーシヨン処理の実行回数によつて間隔
の増加分が調整でき、きめ細い発生間隔の制御が
可能である。
尚、上記実施例においては、カウンタ１３は、
値“１”づつ増加するカウンタを利用したが、減
算してゆくものであつても同様である。
値“１”づつ増加するカウンタを利用したが、減
算してゆくものであつても同様である。
＜効果＞
以上記載した様に本発明によれば、簡単な構成
制御で、多数の種類の間隔で試験データが発生で
きる。
制御で、多数の種類の間隔で試験データが発生で
きる。
第１図は本発明の一実施例のブロツク図、第２
図はフローチヤートである。 図中、１は試験装置、２は被試験装置、１２は
送出部、１３，１４はカウンタ、１５は処理ステ
ツプ部である。
図はフローチヤートである。 図中、１は試験装置、２は被試験装置、１２は
送出部、１３，１４はカウンタ、１５は処理ステ
ツプ部である。
Claims (1)
- １ 所定時間で処理ステツプを実行する処理装置
を有し、データを送出する第１の処理ステツプ
と、該第１の処理ステツプが実行される都度、該
第１の処理ステツプの実行回数に対応して、計数
される第２の処理ステツプと、該第２の処理ステ
ツプにより計数された回数に応じた回数だけ、該
第１の処理ステツプ以外の処理ステツプを実行す
る第３の処理ステツプとにより、該データの発生
間隔を可変することを特徴とするデータ発生制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111923A JPS594249A (ja) | 1982-06-29 | 1982-06-29 | デ−タ発生制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111923A JPS594249A (ja) | 1982-06-29 | 1982-06-29 | デ−タ発生制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594249A JPS594249A (ja) | 1984-01-11 |
| JPS6347385B2 true JPS6347385B2 (ja) | 1988-09-21 |
Family
ID=14573499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111923A Granted JPS594249A (ja) | 1982-06-29 | 1982-06-29 | デ−タ発生制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594249A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0336164U (ja) * | 1989-08-16 | 1991-04-09 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103399214B (zh) * | 2013-08-16 | 2015-09-30 | 中国科学院上海微系统与信息技术研究所 | 星载相控阵接收天线测试系统 |
-
1982
- 1982-06-29 JP JP57111923A patent/JPS594249A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0336164U (ja) * | 1989-08-16 | 1991-04-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS594249A (ja) | 1984-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| JPS6347385B2 (ja) | ||
| JPH11163838A (ja) | モデム装置のビットエラー測定装置及びそのビットエラー測定方法 | |
| JP2917275B2 (ja) | Ｃｐｕを有する装置の試験システム | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JPH0256870B2 (ja) | ||
| JPH01309446A (ja) | 回線シミュレータ | |
| JPH08115300A (ja) | データ通信装置 | |
| JP2558728B2 (ja) | 異常割込み処理装置 | |
| JP2573572B2 (ja) | 対向装置間診断方式 | |
| JPH03184134A (ja) | データ処理装置における擬似障害発生機構 | |
| SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
| JPH0216829A (ja) | データ受信制御方式 | |
| JPS5567265A (en) | Test system of automatic calling circuit | |
| JPS5933079Y2 (ja) | デ−タの事象測定装置 | |
| JPH0258946A (ja) | 伝送路の折返し試験制御方式 | |
| JP2001042005A (ja) | 外部機器シミュレータ | |
| JPS6061857A (ja) | 入出力デ−タ制御方式 | |
| JPS5945562A (ja) | 擬似アドレス設定装置 | |
| JPS59146351A (ja) | スキヤンル−プに於けるエラ−発生方式 | |
| JPH01223521A (ja) | 大規模集積回路 | |
| JPH0694804A (ja) | Ｉｃ試験装置 | |
| JPH01191547A (ja) | 伝送路の折返し試験制御装置 | |
| KR19990060635A (ko) | 원격진단 통신장치 및 방법 | |
| JPH07101877B2 (ja) | 端末装置 |