JPS594249A - デ−タ発生制御方式 - Google Patents
デ−タ発生制御方式Info
- Publication number
- JPS594249A JPS594249A JP57111923A JP11192382A JPS594249A JP S594249 A JPS594249 A JP S594249A JP 57111923 A JP57111923 A JP 57111923A JP 11192382 A JP11192382 A JP 11192382A JP S594249 A JPS594249 A JP S594249A
- Authority
- JP
- Japan
- Prior art keywords
- data
- test
- processing
- tested
- test data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く分野〉
本発明は被試験装置に対し、試験データを特定のタイミ
ング発生するデータ発生制御方式に関する○ 〈従来技術〉 一般に信号を受けて、動作する装置例えばモデムの受信
側を試験する場合特定のタイミングで、繰返しデータ或
は信号を供給して、同一の動作を行わせ、エラー状態に
到るか、試験する事が行われ−Ｃいる。
ング発生するデータ発生制御方式に関する○ 〈従来技術〉 一般に信号を受けて、動作する装置例えばモデムの受信
側を試験する場合特定のタイミングで、繰返しデータ或
は信号を供給して、同一の動作を行わせ、エラー状態に
到るか、試験する事が行われ−Ｃいる。
しかるに、従来のデータ発生制御方式においては、デー
タの発生間隔は一定着しくは、多部よシ設定されただけ
の種類の間隔でしか発生できない欠点を有している。
タの発生間隔は一定着しくは、多部よシ設定されただけ
の種類の間隔でしか発生できない欠点を有している。
〈発明の目的〉
本発明の目的は従来の欠点を取除くべく簡単な構成で多
数の種類の間隔で試験データが発生し得る様にするにあ
る。
数の種類の間隔で試験データが発生し得る様にするにあ
る。
〈発明の構成〉
上記目的を達成するために、本発明は処理装置の処理ス
テップにかかる時間自体をタイマの単位時間として利用
できる点に着目し、試験データを発生する毎に、試験デ
ータ発生処理以外の処理のステップの数を増加してゆき
、順次試験データの発生間隔を処ばす様にしたものであ
る。
テップにかかる時間自体をタイマの単位時間として利用
できる点に着目し、試験データを発生する毎に、試験デ
ータ発生処理以外の処理のステップの数を増加してゆき
、順次試験データの発生間隔を処ばす様にしたものであ
る。
〈実施例〉
第１図は本発明のを、通信装置の麩鹸システムンこ適用
した一笑施秒りの機能フロックｂ、第２図はンローテヤ
ートである。
した一笑施秒りの機能フロックｂ、第２図はンローテヤ
ートである。
図中、ｌは試験装置で必ってマイクロプルセッサ（処理
装置）を使用し、所ｉ’１ＪｃＰＵ・クイクルで、処理
ステップを災行するもの、２は非試験装置、ｌＯは試峡
制飾部、ｌｌはレジスタ部、１２は送出部、１３ｔユ第
１カウンタ、１４は石２カウンタ、１５祉処理ステップ
部、２１Ｓは送信回路、２１Ｒは受イａ回路、２２はク
イｙ？でおる。
装置）を使用し、所ｉ’１ＪｃＰＵ・クイクルで、処理
ステップを災行するもの、２は非試験装置、ｌＯは試峡
制飾部、ｌｌはレジスタ部、１２は送出部、１３ｔユ第
１カウンタ、１４は石２カウンタ、１５祉処理ステップ
部、２１Ｓは送信回路、２１Ｒは受イａ回路、２２はク
イｙ？でおる。
試験制御部１０は、試験動作の生体の制御を司とするも
のであり、試験開始されると、試験データの初期設定処
理、或は、被試験装置ｉ１．２との間のインタフェース
制御手段に従って、送信回路２１ｇにデータを送シ込春
受信回路からデータを受信するための制御を行い、更に
受４Ｍ回路２１Ｒから供給されるデータを検査する機能
を有する。
のであり、試験開始されると、試験データの初期設定処
理、或は、被試験装置ｉ１．２との間のインタフェース
制御手段に従って、送信回路２１ｇにデータを送シ込春
受信回路からデータを受信するための制御を行い、更に
受４Ｍ回路２１Ｒから供給されるデータを検査する機能
を有する。
同図においては、データの流れについてのみ結腺してお
る。縞１カウンタ１３は、送出部１２から舷験データ金
被拭駁装置に対し発生する回数をウンタ１３のカウント
値からｌ瓢次、処理ステクプ部１５が１つの処理ステッ
プを実行する毎に減算する。
る。縞１カウンタ１３は、送出部１２から舷験データ金
被拭駁装置に対し発生する回数をウンタ１３のカウント
値からｌ瓢次、処理ステクプ部１５が１つの処理ステッ
プを実行する毎に減算する。
処理ステップ部１５はカウンタ１４のカウント値が値ｖ
ＡＯＩとなる迄、処理、例えば亀ノンオペレージ璽ンｌ
処理、即ちこの処理は、何ら他の処理機能に対し、アク
ションを行さず、単に時間稼ぎを行う処理を行うもので
める。面倒においては説明を簡単化するため亀ノンオペ
レージｗ ７”ＡＩＩＡのステップを掲げるが、他の処
理であっても良い。
ＡＯＩとなる迄、処理、例えば亀ノンオペレージ璽ンｌ
処理、即ちこの処理は、何ら他の処理機能に対し、アク
ションを行さず、単に時間稼ぎを行う処理を行うもので
める。面倒においては説明を簡単化するため亀ノンオペ
レージｗ ７”ＡＩＩＡのステップを掲げるが、他の処
理であっても良い。
例えば試験制御部１０における処理ステップでありて、
被試験装置２に対するデータの送信を除くステップであ
っても良い。
被試験装置２に対するデータの送信を除くステップであ
っても良い。
送出部１２［レジスタｓ１２にセットされた試験データ
を、処理ステップ部１５から渡されるタイミング即ち、
カラ／り１４のカウント値が値１０〃となったタイミン
グで、被試験装置２の送信回路２１８ Ｋ供給するもの
である。
を、処理ステップ部１５から渡されるタイミング即ち、
カラ／り１４のカウント値が値１０〃となったタイミン
グで、被試験装置２の送信回路２１８ Ｋ供給するもの
である。
以下動作を第２図の７０−を参照して説明する。
試験装置１が操作されて試験装置ｌが作動すると、第２
図には示されないステップとして、試験制御部１０は、
レジスタ部１１に試験データをセットし、また第１カウ
ンタ１３に初期値をセットして送出部１２を起動する。
図には示されないステップとして、試験制御部１０は、
レジスタ部１１に試験データをセットし、また第１カウ
ンタ１３に初期値をセットして送出部１２を起動する。
これによｐＳ第２図に示す動作が開始する。先ず、送出
部１２が、レジスタ部１１からデータを「データライト
」ステップで、読出し、被試験装置１２の送信回路２１
８に送出する。これを送信回路２１８は例えば変調して
出力する。この出力はスイッチ部２２ｔ−介し、受信回
路２１Ｒに折返し供給されるＯ受信回路２１Ｒは変■さ
れた信号をＯＬ調し、データを再生して出力する。試験
制御８１０は通常の受信制御手順に佼っだ順序で最終的
に受信回路２１Ｒからデータを受ける０このデータは、
送出した試販データと対比され、試験される〇一方、本
発明に係る部分は、試験制御部１０とは別に動作し「デ
ータライト」ステップ後、処理ステップ部１５は前述し
た［ノンオペレージ、ン」ステップを実行するｏしかる
後、カウンタ１４の値が０か否か判定する０カウンタ１
４の′値が値蟻ＯＮでない場合、ルー）ＩＮＯＪに進み
、カウンタ１４を値’１１ＫＮするステップテ減算を行
い、しかる後「ノンオペレージｗｘ ７ Ｊステップを
実行する。以下カウンタ１４の値が嘱ｏｌとなる迄「ノ
ンオペレージ、ン」ステップを実行し、値東０〃になる
と、カウンタ１３の値が規定値ｎか否か判定する。（但
し、ｎは初回に設定した値よシ大きいものとする）値ｎ
でない場合、カウンタ１３に値１１〃を加算する。しか
る後カウンタ１３の値をカラ／り１４にセットする。以
後、「データライト」ステップに復帰し「データライト
」ステップを実行し、前述の動作を繰返す。カウンタ１
３の値がｎとなると軸子する。従って、データ送出部１
２からデータを被試験装置２に対して、送出する間隔社
「データライト」ステップを実行する度に１「ノンオペ
レージＷン」ステップを１回実行する時間づつ、微増し
てゆくこととなる。このため被試験装＃、２をカウンタ
１３に初期設定した値をｓｐｙとし、ノンオペレージロ
ンステップの実行時間を凧ｔｌとすると、被試験装［２
に、ｒＰＸｔＪ、ｒ（Ｐ＋１）Ｘｔ」・”・、ｒｎＸｔ
ＪＯ各間隔で試各間−タを繰返し送出することかできる
。
部１２が、レジスタ部１１からデータを「データライト
」ステップで、読出し、被試験装置１２の送信回路２１
８に送出する。これを送信回路２１８は例えば変調して
出力する。この出力はスイッチ部２２ｔ−介し、受信回
路２１Ｒに折返し供給されるＯ受信回路２１Ｒは変■さ
れた信号をＯＬ調し、データを再生して出力する。試験
制御８１０は通常の受信制御手順に佼っだ順序で最終的
に受信回路２１Ｒからデータを受ける０このデータは、
送出した試販データと対比され、試験される〇一方、本
発明に係る部分は、試験制御部１０とは別に動作し「デ
ータライト」ステップ後、処理ステップ部１５は前述し
た［ノンオペレージ、ン」ステップを実行するｏしかる
後、カウンタ１４の値が０か否か判定する０カウンタ１
４の′値が値蟻ＯＮでない場合、ルー）ＩＮＯＪに進み
、カウンタ１４を値’１１ＫＮするステップテ減算を行
い、しかる後「ノンオペレージｗｘ ７ Ｊステップを
実行する。以下カウンタ１４の値が嘱ｏｌとなる迄「ノ
ンオペレージ、ン」ステップを実行し、値東０〃になる
と、カウンタ１３の値が規定値ｎか否か判定する。（但
し、ｎは初回に設定した値よシ大きいものとする）値ｎ
でない場合、カウンタ１３に値１１〃を加算する。しか
る後カウンタ１３の値をカラ／り１４にセットする。以
後、「データライト」ステップに復帰し「データライト
」ステップを実行し、前述の動作を繰返す。カウンタ１
３の値がｎとなると軸子する。従って、データ送出部１
２からデータを被試験装置２に対して、送出する間隔社
「データライト」ステップを実行する度に１「ノンオペ
レージＷン」ステップを１回実行する時間づつ、微増し
てゆくこととなる。このため被試験装＃、２をカウンタ
１３に初期設定した値をｓｐｙとし、ノンオペレージロ
ンステップの実行時間を凧ｔｌとすると、被試験装［２
に、ｒＰＸｔＪ、ｒ（Ｐ＋１）Ｘｔ」・”・、ｒｎＸｔ
ＪＯ各間隔で試各間−タを繰返し送出することかできる
。
尚、上記実施例では、第２図の「ノンオペレーション」
ステップが１回のノンオペレーション処理として説明し
たが複数回のノンオペレージ、ン処理としても良い。の
以上の様に本実施例によれば、初期値蟻Ｐ〃によシ最小
期間が設定でき、また最終値’ｎ’によって最大期間が
設定でき、ノンオペレーション処理の実行回数によって
間隔の増加分が調整でき、きめ細い発生間隔の制御が可
能である。
ステップが１回のノンオペレーション処理として説明し
たが複数回のノンオペレージ、ン処理としても良い。の
以上の様に本実施例によれば、初期値蟻Ｐ〃によシ最小
期間が設定でき、また最終値’ｎ’によって最大期間が
設定でき、ノンオペレーション処理の実行回数によって
間隔の増加分が調整でき、きめ細い発生間隔の制御が可
能である。
尚、上記実施例においては、カウンタ１３は、値凧ＩＮ
づつ増加するカウンタを利用したが、減算してゆくもの
でありても同様である。
づつ増加するカウンタを利用したが、減算してゆくもの
でありても同様である。
く効果〉
以上記載した様に本発明によれば、簡単な構成制御で、
多数の種類の間隔で試験データが発生できる０
多数の種類の間隔で試験データが発生できる０
第１図は本発明の一実施例のブロック図、第２図はフロ
ーチャートである。 図中、ｌは試験装置、２は被試験装置、１２は送出部、
１３．１４はカウンタ、１５は処理ステップ部である。
ーチャートである。 図中、ｌは試験装置、２は被試験装置、１２は送出部、
１３．１４はカウンタ、１５は処理ステップ部である。
Claims (1)
- 所定時間で処理ステップを実行する処理装置を有し、デ
ータを送出する第１の処理ステップと、該第１の処理ス
テップが実行される都度、該第１の処理ステップの実行
回数に対応して、計数される第２の処理ステップと、該
第２の処理ステップによシ計数された回数に応じ左回数
だけ、該ｘｉの処理ステップ以外の処理ステップを実行
する第３の処理ステップとにより、該データの発生間隔
を可変することを特徴とするデータ発生制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111923A JPS594249A (ja) | 1982-06-29 | 1982-06-29 | デ−タ発生制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111923A JPS594249A (ja) | 1982-06-29 | 1982-06-29 | デ−タ発生制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594249A true JPS594249A (ja) | 1984-01-11 |
| JPS6347385B2 JPS6347385B2 (ja) | 1988-09-21 |
Family
ID=14573499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111923A Granted JPS594249A (ja) | 1982-06-29 | 1982-06-29 | デ−タ発生制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594249A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103399214A (zh) * | 2013-08-16 | 2013-11-20 | 中国科学院上海微系统与信息技术研究所 | 星载相控阵接收天线测试系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0336164U (ja) * | 1989-08-16 | 1991-04-09 |
-
1982
- 1982-06-29 JP JP57111923A patent/JPS594249A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103399214A (zh) * | 2013-08-16 | 2013-11-20 | 中国科学院上海微系统与信息技术研究所 | 星载相控阵接收天线测试系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6347385B2 (ja) | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY130839A (en) | Test system emulator | |
| JPS61229134A (ja) | マイクロコンピユ−タ | |
| US20050240389A1 (en) | Virtual test environment | |
| JPH11163838A (ja) | モデム装置のビットエラー測定装置及びそのビットエラー測定方法 | |
| JPS6347385B2 (ja) | ||
| JPH11272494A (ja) | ワイドバンドスイッチファームウエアのデバック／コシミュレーション方式 | |
| JP2917275B2 (ja) | Ｃｐｕを有する装置の試験システム | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| CN121831470A (zh) | 测试装置、板卡、电子设备、测试方法 | |
| KR100250533B1 (ko) | 엔진 제어장치의 데이타 모니터링 장치 및 그 방법 | |
| JPH08179857A (ja) | リセット回路 | |
| JPS6321219B2 (ja) | ||
| JPH03184134A (ja) | データ処理装置における擬似障害発生機構 | |
| JPH05120164A (ja) | データ転送試験方式 | |
| KR20050094556A (ko) | 시험 자동화 시스템 및 방법 | |
| JPS6385838A (ja) | 入出力デ−タ処理装置 | |
| JPS60193056A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS61282940A (ja) | イベントテ−ブルを用いた制御プログラム検査方式 | |
| JPS6149701B2 (ja) | ||
| JPH05232191A (ja) | Ｉｃテスタ | |
| JPH0216829A (ja) | データ受信制御方式 | |
| NO933022L (no) | Fremgangsmaate til testing av en programstyrt elektrisk innretning | |
| JPH0566961A (ja) | 情報処理装置のソフトウエアデバツグ方式 | |
| JP2001042005A (ja) | 外部機器シミュレータ | |
| JPS59216241A (ja) | 情報処理装置 |