JPS634948B2 - - Google Patents
Info
- Publication number
- JPS634948B2 JPS634948B2 JP57052404A JP5240482A JPS634948B2 JP S634948 B2 JPS634948 B2 JP S634948B2 JP 57052404 A JP57052404 A JP 57052404A JP 5240482 A JP5240482 A JP 5240482A JP S634948 B2 JPS634948 B2 JP S634948B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- rectangular parallelepiped
- package
- legs
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
- H10W70/427—Bent parts
- H10W70/429—Bent parts being the outer leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/306—Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components
- H05K3/308—Adaptations of leads
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置、特に半導体集積回路装
置のパツケージの改良に関するものである。
置のパツケージの改良に関するものである。
第１図はいわゆるデユアル・イン・ライン
（Dual In Line：DIL）形と呼ばれる従来のパツ
ケージを示す斜視図で、図において、１は封止さ
れた半導体集積回路チツプ、２はその封止用の耐
湿性の絶縁物で形成された直方体形状のパツケー
ジ本体、３はチツプ１の所要個所にそれぞれ接続
された複数の脚部（リード脚部）で、これらはパ
ツケージ本体２の両側面から垂直にそれぞれ平行
に引き出され、その所定位置で下方に直角に折り
曲げられているである。いうまでもなく、半導体
集積回路チツプ１はこの脚部３を介して外部回路
との間に電気的信号の授受が行なわれるようにな
つている。そして、脚部３は2.56mm（1/10イン
チ）ピツチのパターンの汎用のプリント基板に実
装可能なように、一般には上記ピツチで並べられ
るのが普通である。
（Dual In Line：DIL）形と呼ばれる従来のパツ
ケージを示す斜視図で、図において、１は封止さ
れた半導体集積回路チツプ、２はその封止用の耐
湿性の絶縁物で形成された直方体形状のパツケー
ジ本体、３はチツプ１の所要個所にそれぞれ接続
された複数の脚部（リード脚部）で、これらはパ
ツケージ本体２の両側面から垂直にそれぞれ平行
に引き出され、その所定位置で下方に直角に折り
曲げられているである。いうまでもなく、半導体
集積回路チツプ１はこの脚部３を介して外部回路
との間に電気的信号の授受が行なわれるようにな
つている。そして、脚部３は2.56mm（1/10イン
チ）ピツチのパターンの汎用のプリント基板に実
装可能なように、一般には上記ピツチで並べられ
るのが普通である。
従来のパツケージでは上述のようにパツケージ
本体２の両側にそれぞれ一列に脚部３が配列され
ているので、多ピン（多脚）のパツケージなると
外形寸法が大きくなり、実装密度が低下するとい
う欠点があつた。そこで、現在、多ピン用とし
て、プラグインタイプパツケージ、フラツトタイ
プパツケージ、リードレスタイプパツケージまた
は脚ピツチの狭いDILタイプパツケージが一般に
用いられている。しかし、プラグインタイプパツ
ケージはモールド化が困難であり、従つてコスト
が高くなる。フラツトタイプパツケージおよびリ
ードレスタイプパツケージは通常の1/10インチピ
ツチのパターンのプリント基板に適合しないのみ
ならず、その実装に特殊な技術が必要である。更
に、脚ピツチの狭いDILタイプパツケージも勿論
１／１０インチピツチのパターンのプリント基板に適
合しない。
本体２の両側にそれぞれ一列に脚部３が配列され
ているので、多ピン（多脚）のパツケージなると
外形寸法が大きくなり、実装密度が低下するとい
う欠点があつた。そこで、現在、多ピン用とし
て、プラグインタイプパツケージ、フラツトタイ
プパツケージ、リードレスタイプパツケージまた
は脚ピツチの狭いDILタイプパツケージが一般に
用いられている。しかし、プラグインタイプパツ
ケージはモールド化が困難であり、従つてコスト
が高くなる。フラツトタイプパツケージおよびリ
ードレスタイプパツケージは通常の1/10インチピ
ツチのパターンのプリント基板に適合しないのみ
ならず、その実装に特殊な技術が必要である。更
に、脚ピツチの狭いDILタイプパツケージも勿論
１／１０インチピツチのパターンのプリント基板に適
合しない。
この発明は以上のような従来のものの欠点に鑑
みてなされたもので、各リードをパツケージの側
面から斜め方向にそれぞれ平行に引き出し、これ
らを隣接するもの同士では折り曲げ位置を異なら
せて下方に折り曲げてその先端が所定ピツチの正
方格子の格子点に位置するようにすることによつ
て、モールド化が容易で、1/10インチピツチのパ
ターンの格子点に孔をあけた汎用のプリント基板
に実装が可能で、しかも実装密度を高くできる半
導体装置のパツケージを提供することを目的とし
ている。
みてなされたもので、各リードをパツケージの側
面から斜め方向にそれぞれ平行に引き出し、これ
らを隣接するもの同士では折り曲げ位置を異なら
せて下方に折り曲げてその先端が所定ピツチの正
方格子の格子点に位置するようにすることによつ
て、モールド化が容易で、1/10インチピツチのパ
ターンの格子点に孔をあけた汎用のプリント基板
に実装が可能で、しかも実装密度を高くできる半
導体装置のパツケージを提供することを目的とし
ている。
第２図はこの発明の一実施例を示す斜視図、第
３図はこの実施例の上面から見た平面図で、第１
図の従来例と同一符号は同等部分を示し、その説
明は省略する。図示のように、この実施例では各
リード脚部３をパツケージ本体２の両側面から斜
めに引き出し、これらを隣り合うもの同士ではそ
れぞれ交互に異なる位置で下方に折り曲げてお
り、その先端がパツケージ本体２の隣り合う側面
とそれぞれ垂直に交わるピツチｄの縦、横の線の
交点上に位置するように配置されている。
３図はこの実施例の上面から見た平面図で、第１
図の従来例と同一符号は同等部分を示し、その説
明は省略する。図示のように、この実施例では各
リード脚部３をパツケージ本体２の両側面から斜
めに引き出し、これらを隣り合うもの同士ではそ
れぞれ交互に異なる位置で下方に折り曲げてお
り、その先端がパツケージ本体２の隣り合う側面
とそれぞれ垂直に交わるピツチｄの縦、横の線の
交点上に位置するように配置されている。
第４図はこの発明の他の実施例を示す平面図
で、第４図の実施例では本体２の４つの側面すべ
てから脚部３が斜めに引出され、その先端はピツ
チｄのパターンの格子点に位置している。
で、第４図の実施例では本体２の４つの側面すべ
てから脚部３が斜めに引出され、その先端はピツ
チｄのパターンの格子点に位置している。
なお、第２図、第３図の実施例では両側面の脚
部が同一方向に斜めに引き出されているが、互い
に反対方向に斜めに引き出されるようにしてもよ
い。
部が同一方向に斜めに引き出されているが、互い
に反対方向に斜めに引き出されるようにしてもよ
い。
以上のように、この発明になるパツケージでは
各リードをパツケージの側面から斜め方向にそれ
ぞれ平行に引き出し、これらを隣接するもの同士
では折り曲げ位置を異ならせて下方に折り曲げて
その先端が所定ピツチの正方格子の格子点に位置
するようにしたので、モールド性を阻害すること
なく多脚パツケージが実現でき、実装密度を高く
でき、汎用の所定ピツチのパターンの格子点に孔
をあけたプリント基板への実装が極めて容易にな
る。
各リードをパツケージの側面から斜め方向にそれ
ぞれ平行に引き出し、これらを隣接するもの同士
では折り曲げ位置を異ならせて下方に折り曲げて
その先端が所定ピツチの正方格子の格子点に位置
するようにしたので、モールド性を阻害すること
なく多脚パツケージが実現でき、実装密度を高く
でき、汎用の所定ピツチのパターンの格子点に孔
をあけたプリント基板への実装が極めて容易にな
る。
第１図は従来のDIL形パツケージを示す斜視
図、第２図はこの発明の一実施例を示す斜視図、
第３図はこの実施例の上面から見た平面図、第４
図はこの発明の他の実施例の上面からみた平面図
である。 図において、１は半導体チツプ、２はパツケー
ジ本体、３は脚部（リード脚部）である。なお、
図中同一符号は同一又は相当部分を示す。
図、第２図はこの発明の一実施例を示す斜視図、
第３図はこの実施例の上面から見た平面図、第４
図はこの発明の他の実施例の上面からみた平面図
である。 図において、１は半導体チツプ、２はパツケー
ジ本体、３は脚部（リード脚部）である。なお、
図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体チツプと、この近傍にそれぞれ平行に
配置された複数のリード脚部とを直方体形状に樹
脂封止し、各リード脚部の露出部をその所定位置
で下方に直角に折り曲げてなる半導体装置のパツ
ケージにおいて、 上記リード脚部は、上記直方体の側面から、そ
の底面と平行な平面内でかつその所定の底辺に対
して傾斜した方向に引き出され、しかも上記折り
曲げ位置が隣接するもの同士では異なるものであ
り、 少なくとも上記２本のリード脚部の先端は、上
記直方体側面に垂直な直線上にある所定ピツチの
正方格子の格子点に位置していることを特徴とす
る半導体装置のパツケージ。 ２ リード脚部をパツケージ本体の両側面から引
き出したことを特徴とする特許請求の範囲第１項
記載の半導体装置のパツケージ。 ３ リード脚部をパツケージ本体の４つの側面か
ら引き出したことを特徴とする特許請求の範囲第
１項記載の半導体装置のパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052404A JPS58168270A (ja) | 1982-03-29 | 1982-03-29 | 半導体装置のパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052404A JPS58168270A (ja) | 1982-03-29 | 1982-03-29 | 半導体装置のパツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58168270A JPS58168270A (ja) | 1983-10-04 |
| JPS634948B2 true JPS634948B2 (ja) | 1988-02-01 |
Family
ID=12913846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57052404A Granted JPS58168270A (ja) | 1982-03-29 | 1982-03-29 | 半導体装置のパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168270A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6787118B2 (ja) * | 2016-12-28 | 2020-11-18 | 三菱電機株式会社 | 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法 |
-
1982
- 1982-03-29 JP JP57052404A patent/JPS58168270A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58168270A (ja) | 1983-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4465898A (en) | Carrier for integrated circuit | |
| CN1248552C (zh) | 具有改进的焊盘结构的印刷电路板 | |
| JPH0376582B2 (ja) | ||
| US5446317A (en) | Single in-line package for surface mounting | |
| KR100407751B1 (ko) | 반도체장치 | |
| KR100246587B1 (ko) | 볼 그리드 어레이 반도체 팩키지 | |
| JPH03289162A (ja) | 面実装型電子部品 | |
| JPS634948B2 (ja) | ||
| JPH0126111Y2 (ja) | ||
| EP0036907B1 (en) | Multi-lead plug-in type package for circuit element | |
| JPH0685142A (ja) | Ｉｃ用パッケージ | |
| JPH0396292A (ja) | 印刷配線板 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPH0265265A (ja) | 半導体ケース | |
| JPH0517903Y2 (ja) | ||
| JPS62243347A (ja) | 面付可能な電子部品 | |
| JP2692656B2 (ja) | 表面実装型半導体装置 | |
| JPS6169159A (ja) | 集積回路装置 | |
| JPH04170057A (ja) | Ｉｃパッケージ | |
| JPH03205859A (ja) | 半導体装置 | |
| JPH02138766A (ja) | 電子部品のパツケージ構造 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JPH04199552A (ja) | Ｉｃパッケージ | |
| US5380952A (en) | Integrated circuit package with stabilizer bar | |
| JPH0536296Y2 (ja) |