JPS6350105A - バツフア回路 - Google Patents
バツフア回路Info
- Publication number
- JPS6350105A JPS6350105A JP61194258A JP19425886A JPS6350105A JP S6350105 A JPS6350105 A JP S6350105A JP 61194258 A JP61194258 A JP 61194258A JP 19425886 A JP19425886 A JP 19425886A JP S6350105 A JPS6350105 A JP S6350105A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- emitter
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は高入力インピーダンスのバッファ回路に関す
るものである。
るものである。
従来のバッファ回路の一例を第２図に示し説明する。
図において、ＱｏとＱ１２は電流増幅率ｈＦＥの等しい
トランジスタ、Ｑ１３ ＋ Ｑ１０ ｅ Ｑ＋ｓは電流
ミラー回路を構成するトランジスタ、ｉｎは入力端子、
ｏｕｔは出力端子、ｖｃｏは電源端子、ＣＣＳは直流バ
イアス点を決める電流源である。
トランジスタ、Ｑ１３ ＋ Ｑ１０ ｅ Ｑ＋ｓは電流
ミラー回路を構成するトランジスタ、ｉｎは入力端子、
ｏｕｔは出力端子、ｖｃｏは電源端子、ＣＣＳは直流バ
イアス点を決める電流源である。
そして、トランジスタＱ■とトランジスタＱ１□は上述
したように電流増幅率ｈｒＥの等しいトランジスタであ
り、このトランジスタＱ１２のベース電流はトランジス
タＱ＋３ ＋ Ｑ１４ ＋ Ｑ＋ｓからなる電流ミラー
回路でトランジスタＱ１１のベースに流入し、このトラ
ンジスタＱ＋１のベース電流を補償するように作用し、
入力端子ｉｎから見れば入力電流の非常に少ないバッフ
ァとなる。
したように電流増幅率ｈｒＥの等しいトランジスタであ
り、このトランジスタＱ１２のベース電流はトランジス
タＱ＋３ ＋ Ｑ１４ ＋ Ｑ＋ｓからなる電流ミラー
回路でトランジスタＱ１１のベースに流入し、このトラ
ンジスタＱ＋１のベース電流を補償するように作用し、
入力端子ｉｎから見れば入力電流の非常に少ないバッフ
ァとなる。
上記のような従来のバッファ回路では、トランジスタＱ
ｎのコレクタ電位がＶＣＣ３ＶＩＩＥであシ、入力Ｄレ
ンジが狭いという問題点がある。また、トランジスタＱ
１ｓのカスケード接続によシトランジスタＱ＋４とトラ
ンジスタＱ１３のエミッタとコレクタ間電圧は入力電圧
に依らないが、トランジスタＱＩ４のコレクタ・エミッ
タ間電位ＶＣＥはベース・エミッタ間電位Ｖ、であシ、
トランジスタＱ＋３のコレクタ・エミッタ間電位ＶＣＥ
は２Ｖｕｇとなる之め、トランジスタＱｎのベース電流
は完全には補償されないという問題点があった。
ｎのコレクタ電位がＶＣＣ３ＶＩＩＥであシ、入力Ｄレ
ンジが狭いという問題点がある。また、トランジスタＱ
１ｓのカスケード接続によシトランジスタＱ＋４とトラ
ンジスタＱ１３のエミッタとコレクタ間電圧は入力電圧
に依らないが、トランジスタＱＩ４のコレクタ・エミッ
タ間電位ＶＣＥはベース・エミッタ間電位Ｖ、であシ、
トランジスタＱ＋３のコレクタ・エミッタ間電位ＶＣＥ
は２Ｖｕｇとなる之め、トランジスタＱｎのベース電流
は完全には補償されないという問題点があった。
この発明はかかる問題点を解決すべくなされたもので、
入力の動作点電圧によらず高入力インピーダンスのバッ
ファ回路を得ることを目的とする。
入力の動作点電圧によらず高入力インピーダンスのバッ
ファ回路を得ることを目的とする。
この発明によるバッファ回路は、ベースが入力端子に接
続されエミッタが直流バイアス点を決める電流源に接続
されると共に出力端子に接続された第１のトランジスタ
と、エミッタが上記第１のトランジスタのコレクタに接
続されコレクタが電源に接続された第２のトランジスタ
と、エミッタが上記電源に接続されコレクタとベースが
共に上記第２のトランジスタのベースに接続された第３
のトランジスタと、この第３のトランジスタと電流ミラ
ー回路を構成する第４のトランジスタと、エミッタが上
記第４のトランジスタのコレクタに接続されベースが上
記第２のトランジスタのエミッタに接続されコレクタが
上記第１のトランジスタのベースに接続された第５のト
ランジスタとを備えてなるようにしたものである。
続されエミッタが直流バイアス点を決める電流源に接続
されると共に出力端子に接続された第１のトランジスタ
と、エミッタが上記第１のトランジスタのコレクタに接
続されコレクタが電源に接続された第２のトランジスタ
と、エミッタが上記電源に接続されコレクタとベースが
共に上記第２のトランジスタのベースに接続された第３
のトランジスタと、この第３のトランジスタと電流ミラ
ー回路を構成する第４のトランジスタと、エミッタが上
記第４のトランジスタのコレクタに接続されベースが上
記第２のトランジスタのエミッタに接続されコレクタが
上記第１のトランジスタのベースに接続された第５のト
ランジスタとを備えてなるようにしたものである。
この発明においては、ベース幅変調を抑えるカスケード
用トランジスタのベース接地電位を、入力電流と等しい
電流を発生させるだめのトランジスタのエミッタ電位と
する。
用トランジスタのベース接地電位を、入力電流と等しい
電流を発生させるだめのトランジスタのエミッタ電位と
する。
以下１図面に基づきこの発明の実施例を詳細に説明する
。
。
第１図はこの発明によるバッファ回路の一実施例を示す
回路図である。
回路図である。
この第１図において第２図と同一符号のものは相当部分
を示し、ＱＩ 、Ｑ２ ・・・・・Ｑ５はトランジ
スタである。
を示し、ＱＩ 、Ｑ２ ・・・・・Ｑ５はトランジ
スタである。
そして、トランジスタＱ１のベースは入力端子ｉｎに接
続され、エミッタは直流バイアス点を決める電流源ＣＣ
３に接続されると共に出力端子ｏｕｔＫ接続されている
。また、トランジスタＱ２のエミッタはトランジスタＱ
Ｉのコレクタに接続され。
続され、エミッタは直流バイアス点を決める電流源ＣＣ
３に接続されると共に出力端子ｏｕｔＫ接続されている
。また、トランジスタＱ２のエミッタはトランジスタＱ
Ｉのコレクタに接続され。
コレクタは電源端子ＶＣｃに接続されている。また、ト
ランジスタＱ３のエミッタは電源端子ｖｃｃに接続され
、コレクタとベースが共にトランジスタＱ２のベースに
接続されている。そして、トランジスタＱ４はこのトラ
ンジスタＱ３と電流ミジー回路を構成している。また、
トランジスタＱ５のエミッタはトランジスタＱ４のコレ
クタに接続され。
ランジスタＱ３のエミッタは電源端子ｖｃｃに接続され
、コレクタとベースが共にトランジスタＱ２のベースに
接続されている。そして、トランジスタＱ４はこのトラ
ンジスタＱ３と電流ミジー回路を構成している。また、
トランジスタＱ５のエミッタはトランジスタＱ４のコレ
クタに接続され。
ベースはトランジスタＱ２のエミッタに接続され。
コレクタはトランジスタＱ１のベースに接続されている
。
。
つき′にこの第１図に示す実施例の動作について説明す
る５゜ まず、前述の第２図に示す従来例と同様に、トランジス
タＱｌ （第２図においてはトランジスタＱ■）のベー
ス電流とトランジスタＱ５ （第２図においてはトラ
ンジスタＱ１５）のコレクタ電流はほぼ等しくなるよう
に働き、入力端子ｉｎからの電流は非常に少なくなる。
る５゜ まず、前述の第２図に示す従来例と同様に、トランジス
タＱｌ （第２図においてはトランジスタＱ■）のベー
ス電流とトランジスタＱ５ （第２図においてはトラ
ンジスタＱ１５）のコレクタ電流はほぼ等しくなるよう
に働き、入力端子ｉｎからの電流は非常に少なくなる。
つぎに、トランジスタＱ５はトランジスタＱ４のコレク
ターエミッタ間を固定するためのカスケード用トランジ
スタであり、ベース電位はトランジスタＱ２のエミッタ
電位と等しい。ここで、そのエミッタ電位はＶＣＣ２Ｖ
ＢＥ （Ｖｃｃは電源電位。
ターエミッタ間を固定するためのカスケード用トランジ
スタであり、ベース電位はトランジスタＱ２のエミッタ
電位と等しい。ここで、そのエミッタ電位はＶＣＣ２Ｖ
ＢＥ （Ｖｃｃは電源電位。
ＶａＥはベース・エミッタ間電位）であるので、トラン
ジスタＱ４のコレクタ・エミッタ間電位はｖｎ、と等し
くなる。
ジスタＱ４のコレクタ・エミッタ間電位はｖｎ、と等し
くなる。
そして、その電位差は入力電圧に依らないので、トラン
ジスタＱ３とトランジスタＱ４の電流ミラー比はベース
幅変調の影響を受けることなく一定となる。したがって
、入力電圧によらず低入力電流の高インピーダンスバッ
ファ回路が実現できる。
ジスタＱ３とトランジスタＱ４の電流ミラー比はベース
幅変調の影響を受けることなく一定となる。したがって
、入力電圧によらず低入力電流の高インピーダンスバッ
ファ回路が実現できる。
以上説明したようＫ、この発明によれば、ベース幅変調
を抑えるカスケード用トランジスタのベース接地電位を
、入力電流と等しい電流値を発生させるためのトランジ
スタのエミッタ電位とすることにより、人力の動作点電
圧に依らず低入力電流ノ高インピーダンスバッファ回路
が実現できるので、実用上の効果は極めて犬である。
を抑えるカスケード用トランジスタのベース接地電位を
、入力電流と等しい電流値を発生させるためのトランジ
スタのエミッタ電位とすることにより、人力の動作点電
圧に依らず低入力電流ノ高インピーダンスバッファ回路
が実現できるので、実用上の効果は極めて犬である。
第１図はこの発明によるバッファ回路の一実施例を示す
回路図、第２図は従来のバッファ回路の一例を示す回路
図である。 Ｑ１ゝＱ５′１″″＠トランジスタ、ｉｎ””入力端子
、 ｏｕｔ・・・・出力端子、ＶＣＣ・・・・電源端子
、ＣＣＳ・・・・電流源。
回路図、第２図は従来のバッファ回路の一例を示す回路
図である。 Ｑ１ゝＱ５′１″″＠トランジスタ、ｉｎ””入力端子
、 ｏｕｔ・・・・出力端子、ＶＣＣ・・・・電源端子
、ＣＣＳ・・・・電流源。
Claims (1)
- ベースが入力端子に接続されエミッタが直流バイアス点
を決める電流源に接続されると共に出力端子に接続され
た第１のトランジスタと、エミッタが前記第１のトラン
ジスタのコレクタに接続されコレクタが電源に接続され
た第２のトランジスタと、エミッタが前記電源に接続さ
れコレクタとベースが共に前記第２のトランジスタのベ
ースに接続された第３のトランジスタと、この第３のト
ランジスタと電流ミラー回路を構成する第４のトランジ
スタと、エミッタが前記第４のトランジスタのコレクタ
に接続されベースが前記第２のトランジスタのエミッタ
に接続されコレクタが前記第１のトランジスタのベース
に接続された第５のトランジスタとを備えてなることを
特徴とするバッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194258A JPS6350105A (ja) | 1986-08-19 | 1986-08-19 | バツフア回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61194258A JPS6350105A (ja) | 1986-08-19 | 1986-08-19 | バツフア回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6350105A true JPS6350105A (ja) | 1988-03-03 |
| JPH0453444B2 JPH0453444B2 (ja) | 1992-08-26 |
Family
ID=16321629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61194258A Granted JPS6350105A (ja) | 1986-08-19 | 1986-08-19 | バツフア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6350105A (ja) |
-
1986
- 1986-08-19 JP JP61194258A patent/JPS6350105A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0453444B2 (ja) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| JPS6014512A (ja) | 低電圧ｉｃ電流源 | |
| JPS5857807A (ja) | 電圧制御可変利得回路 | |
| US4723111A (en) | Amplifier arrangement | |
| JPH0473806B2 (ja) | ||
| US3886465A (en) | Class b push-pull output stage of an amplifier | |
| JPS6350105A (ja) | バツフア回路 | |
| JPH0480406B2 (ja) | ||
| JPS58144920A (ja) | 定電流回路 | |
| JPH0253961B2 (ja) | ||
| JPH04127703A (ja) | 演算増幅回路 | |
| JP3057337B2 (ja) | 基準電圧発生回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JP2568690B2 (ja) | 定電流回路 | |
| KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
| JP2829738B2 (ja) | コンパレータ | |
| JPS6010446B2 (ja) | 歪補正回路 | |
| JPS5842304A (ja) | 半導体増幅回路 | |
| JPS60245464A (ja) | チヤ−ジポンプ形昇圧回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH0420209B2 (ja) | ||
| JPS61285810A (ja) | 演算増幅器 | |
| JPH03269709A (ja) | 基準電圧発生回路 | |
| JPH01228204A (ja) | ゲインコントロールボリウム回路 | |
| JPS62152028A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |