JPS6350719A - 電子アブソリユ−トエンコ−ダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、加工：幾械、ロボット、モー！装置、その他
エンコーダを用いて位置決め等する装置に用いて有用な
電子アブソリュートエンコーダに関する。

（従来技術の問題点） エンコーダを用いて位置決め等する装置てらっては、そ
の位置決め等の精度が高精度になればなるほど多数のパ
ルスが得られるエンコーダを用いなければならない。

ここに、多数のパルス（高パルス）が得うれるエンコー
ダは、大型であシ、高価であつ九。このため適用せんと
する装置には、用いることができないケースが多くある
。

また高パルスが得られる小型のエンコーダを選択すると
、このエンコーダは非常に精密且つ高精度に製作されて
いて非常に高価になる欠点がおる。

この非常に高価になる小型高ｎＴＫのエンコーダを用い
れば、多くの場合、所定の目的を達成できるものである
。

しかしながら従来の小型高精度のインフリメンタルエン
コーダでは、限られに大きさ轟りのエンコーダから、更
によシ多くのエンコーダ信号全得ようとしても困雅であ
る。

もしも高パルスのエンコーダ信号を得ようとするには、
機械加工精度（光学式エンコーダの場合）を上げｆｃシ
、着ｍ精度（磁気エンコーダの場合）を上げたりする必
要がちるが、このことはより高パルスエンコーダ信号を
得ようとする場合には、限界がある。

ま几原振Ａ相エンコーダ信号と原振Ａ相エンコーダ信号
を用いて、直接２てい倍回路や４てい倍回路を用いて、
２倍や４倍のエンコーダ信号全得る方法が知られている
が、せいぜい２陪若しくは４倍の信号しか得られず、そ
れ以上のエンコーダ信号を得ることは不可能であった。

（本発明の目的） 本発明は、少なくとも所定の波高値の原ｉｎ　Ａ相エン
コーダ信号と、この原振Ａ相エンコーダ信号から電気角
で９０度位二…がずれた所定の波高値の原振Ｂ相エンコ
ーダ信号が得られるエンコーダを用いて、原振Ａ相エン
コーダ信号と原振Ｂ相エンコーダ信号にｎ（ｎは１以上
の整数）イ固のｎ相エンコーダ信号を電気回路を用いて
容易；で形成することで、多相のエンコーダ１言号を得
ることで、高パルス、高精１度の電子アブソリュートエ
ンコーダを小型且つ安価シて得ることを課、頂としてな
され友ものである。

（本発明の題談達成手段） 本発明の課題は、エンコーダの１（相エンコーダ信号と
Ｂ相エンコーダ信号とを設定した割合で加算してｎ（ｎ
は１以上の整数）個のｎ相エンコーダ信号を形成し、形
成されたｎ相エンコーダ信号のうち選択された２個のエ
ンコーダ信号を用いて、該選択された２個のエンコーダ
虞号間に上記同様の方法で新た（てｎ相エンコーダ信号
を順次形成するようにすることで達成される。

（実施例） 本発明の電子アブノリュートエンコーダ：ζよると、Ａ
相とＢ相の２つの信号が得られるエンコーダ音用いて多
相のエンコーダ信号が得られることについての概略を第
１図を用いて説明する。

第１図全参照して、エンコーダから得られるＡ相信号を
Ｙ軸にとり、Ｂ相信号をＹ軸にとる。エンコーダの原Ｓ
Ａ相信号、原振Ｂ相信号（Ａ　＝　ｓｉｎθＢ−ｃａｓ
θ、波高値−ａ）に対して２つの相をある割合で加えて
、波高値ａＫするように、その信号全増幅するとベクト
ルＣが得られる。即ち第２図に示すようＫＡ相、Ｂ相の
エンコーダ信号以外にＣ相の信号が得られる。

このように２つのエンコーダ信号をある割合で加えて、
波高ｆｌｔ　＆になるようにその信号を増幅すると、そ
の信号はＡ相、Ｂ；■以外にＣ，Ｄ、Ｅ。

・・・、相というように無限に位相がずれ九〇相のエン
コーダ信号を作ることができる。

この各々の相のエンコーダ信号を波形整形したトキの、
アップエツジ及びダウンエノジヲ読みとることで、１相
当りに２つのパルスを得ることができる。いま１回転当
りの原服のパルス数ｋに対して、相３ｎの場合、方向弁
別回路により、１回転当シのパルス数には Ｋ　＝　２　ｎ　ｋ　　　　　　　　　　・・・（１）
但し、ｎ、に：１以上の整数 となり、分解能を上げることができる。

次ＫＡ−Ｈ相のエンコーダ信号全作る場合を説明する。

第３図はベクトル図、第４図はＡ−Ｈ；ｌ１ｌｌ工ンコ
ーダ信号波形図、第５図はＡ−Ｈ相エンコーダ信号全波
形諮形し定タイミングチャート図である。

第３図を参照して、Ａ；！１：エンコーダ信号とＢ泪エ
ンコーダ信号と用いて、Ｃ相エンコーダ信号とＤ相エン
コーダ信号を作る場合を説明する。人相、Ｂ相エンコー
ダ信号は、第４図して示すように現われる。尚、λはＡ
相エンコーダ信号の逆用エンコーダ信号で、他のＢ、Ｃ
，Ｄ、・・・相にも現われるが、これらについての図は
省略している。

エンコーダからは、一般に第４図に示すようシて電気角
で互いに９０度ずれたＡ相及びＢ相のごンコーダ波形１
．２が得られる。このＡ相及びＢ泪エンコーダは、第３
図から明らかなように、Ａ相エンコーダ信号全電圧信号
ＶＡ　として表わすと、波高値をｋとしたとき、 ■Ａ−ｋａｓｍθ　　　　　　　　　、、、　（２）と
なり、Ｂ相エンコーダ信号を電圧信号ＶＢとして表わす
と、 Ｖａ　＝　ｋ−邸θ　　　　　　　　　・・・（３）と
なる。

従って、Ａ相エンコーダ信号ＶＡとＢ相エンコーダ信号
ｖ８との間に第４図に示すＣ相エンコーダ信号ｖｃヲ形
成すると第３図から明らかなように、Ｃ相エンコーダ信
号Ｖａは、 Ｖｏ＝ｓｌｎ４５°・Ａ＋ｃａｓ４５°＠Ｂ＝　０．７
０７１１Ａ　＋　０．７０７・Ｂ　　　　・・・（４）
となり、まｆｃＡ相エンコーダ信号Ｖ人とＢ相エンコー
ダ信号Ｖａとの間に、Ｄ相エンコーダ波形４？有するＤ
相エンコーダ信号ＶＤ　ｋ形成すると、ＶＤ−ｓｉｎ（
４５’）　・Ａ＋ｃｍ（４５°）−Ｂ＝　−０，７０７
Ａ＋０．７０７Ｂ　　　　　　・・・（５）となる。

このよりにＣ相エンコーダ波形は、式（４）で得られｆ
ｃ埴だけ、第４図に示すように入相エンコーダ信号から
す九之位置に形成され、同じくＤ相エンコーダ波形は式
（５）で得られ７ｔ＠だけ、第４図に示すよう）てＡ相
エンコーダ君号からずれｒｃＩ遣；て形成される。

同洋に、第４Ｚに示すＥ相、Ｆ相、Ｃ相及びＨ相のエン
コーダ波形５，６，７．及び８のこれらのエンコーダ信
号Ｖｐ、　、　ＶＰ　　、　Ｖｏ　　及びＶＨは、第５
図から明らかなように、次のように表わせる。

ＶＩニーＶＡ　・５ｌｆＩ６０°＋　ＶＢ　’　ＣＱＳ
　６σ＝　ｏ、ｓ　６６　φＶＡ＋　０．５　ＶＢ・＝
　（６）ＶＰ＝　ＶＡ−ｓｉｎ　３０°＋　ＶＢ−ｃｏ
ｓ　３０゜＝　０．５０Ｖ人＋０８６６・ＶＢ　　　　
　　　・・・（７）Ｖｏ　＝　ＶＡ　＠＝　（３０’　
）　＋　Ｖｎ−ａｙｓ　（３０°）−０，５−ＶＡ　十
　０．８６６　１１　Ｖａ　　　　　　　　　　　　　
　　＝’（８）Ｖｏ　＝　ＶＡ　・ｓｉｎ　（６０°）
　＋ＶＢ　−ｃｏｓ（６０°）＝０．８６６争■＋０．
５ＶＢ　　　　　　　　・・・（９）従って、各Ａ乃至
Ｈ１１４１のエンコーダ信号は、電気角で３６０°の範
囲：て渡っては、第６図（、）〜（ｈ）で示すように現
われる。

これら第６図（ａ）〜（ｈ）の波形の立上りま之は立下
がりの一方を検出することで、例えばモータに用いるこ
とで、モータの回転１、回転角、角速度、回転速度、回
転方向等の回転情報を知ることができる。このように所
定の波高値ａの原振Ａ相エンコーダ信号と、この原振Ａ
相エンコーダ信号から電気角で９０度位相がずれ九所定
の波高値ａの原種Ｂ相エンコーダ信号が得られるエンコ
ーダを用いることでＡ相エンコーダ渭号とＢ相エンコー
ダ信号とを設定し九割合で加算することで、ｎ（ｎは１
以上の整数）個のｎ相エンコーダ信号ｅ　ＩＪニアに形
成し、ま几これらのｎ相エンコーダ信号のうち任意の２
個のエンコーダ信号を信号を選択し、上記同様の方法で
更に新たシてｎ相エンコーダ信号ｙ、　ＩＪニアに形成
することで精度の良い多相のｎ相エンコーダ信号を安価
且つ容易に形成できることができる。

このようにして得られたｎ相エンコーダ信号は更・に従
来においてエンコーダ信号ｉ＝気的に増やす方法として
知られている。（２）てい倍回路、あるいは４てい倍回
路を用いて、デジタル的に２倍あるいは４倍と分解能を
上げることで、更′ｆ−精度の良いエンコーダ信号？得
ることができる。

例えば、上記例では、Ａ相及びＢ相エンコーダ信号を基
に、Ａ−Ｈの８個のエンコーダ信号を得ているが、てい
倍回路あるいは４てい倍回路を用いることで、２倍の１
６個のエンコーダ信号あるいは４焙の３２個のエンコー
ダ信号を得ることができる。

次シてＡ相、Ｂ相の、原振エンコーダ信号からＥ相、Ｆ
相、Ｃ相及び１（相の原振エンコーダ信号を創るｔめの
具体的回路（てついての−例を第７図に示す。

尚、この回路でばＣ相及びＤ相エンコーダ信号全形成す
る部分を省略しているが、上記Ｅ−Ｈ；…を作ると同じ
回路全付加するだけで、Ｃ相反の泪二／コーダ信号につ
いても容易に形成できる。

第７図ケ参照して、端子９には、エンコーダからのＡ相
エンコーダ１′言号が入力でれてくる。端子１０に・は
、エンコーダからのＢ相エンコーダ信号が入力されてく
る。端子９からの出力は、それぞれ入相エンコーダ信号
を３１］る丸めの反転増幅回路１１に接続される。端子
１０からの出力は、それぞれ画用エンコーダ信号でツ１
］るｔめの反転増幅回路１２に接続されている。反転増
幅回路１１゜１２は、それぞれ端子９．１０に接続され
ｔ抵抗１３．１４ｔ−介してオペアンプ１５．１６の負
側入力端子１７．１８に接続され、オペアンプ１５゜１
６の正側入力端子は抵抗１９，２０４−介してアース２
１に接続され、端子１７．１８とオペアンプ１５．１６
の出力端子２２．２３間にはフィードバック抵抗２４．
２５’！−介在させている。反転増幅回路１１．１２に
よって形成されたＡ　；１１１１工ンコーダ信号、π相
エンコーダ信号は、それぞれ反転増幅回路１１．１２の
出力端子２２．２３から出力される。出力端子２２．２
３は、Ｅ相エンコーダ信号を形成するための加算・増幅
回路２６に接続されている。加算φ増幅回路２６は、端
子２２と２３の間に介設し之上式（６）：で従いＡ相エ
ンコーダ信号とπ相エンコーダ信号を加算する几めの抵
抗２７と２８の直列回路と該直列回路によって加算され
ｔＥ相エンコーダ信号を上記Ｘ（Ａ）相エンコーダ信号
及び百（Ｂ）相エンコーダ信号と掘幅が同じになるよう
に増幅する念めのオペアンプ２９とからなる。上記抵抗
２７と２８の接続点６０は、オペアンプ２９の負側入力
端子に接続している。オペアンプ２９の正側入力端子は
、アース２１側ば接続している。３１は加算・増幅回路
２６の出力端子で、この端子３１からＥ相アブソリエー
トエンコーダ電圧信号が出力される。端子３０とオペア
ンプ２９の負側入力端子間には、フィードバック抵抗６
２を介設している。

抵抗２７と２８との直列回路に並接して、上式（力に従
い上記Ａ相エンコーダ信号と■相エンコーダ信号を加算
し、Ｆ相エンコーダ信号を形成するための抵抗６６と６
４の直列回路と並列接続している。この抵抗６３と３４
とよシなる直列回路を含んで構成される加算・増幅回路
６５を、抵抗２７と２８よりなる直列回路の両端子６６
と６７の先に形成している。

この加算・増幅回路３５は、上記抵抗６６と６４の直列
回路と、該直列回路によって加算され次Ｆ相エンコーダ
信号を増幅するオペアンプ６８とよシなる。上記抵抗６
３と３４の接続点６９は、オペアンプ３８の負側入力端
子に接続している。

オペアンプ６８の正側入力端子は、アース１６側に接続
している。４０は加算−増幅回路３５の出力端子で、こ
の端子４０からＦ相アブソリュートエンコーダ電圧信号
が出力される。出力端子４０とオペアンプ６８の負側入
力端子間には、フィードバンク抵抗４１を介設している 反転増幅回路１２の出力端子２３と端子１０間には、上
式（８）に従い上記Ａａエンコーダ信号とＢ相エンコー
ダ信号全加算し、Ｇ相エンコーダ信号を加算するための
抵抗４２と４６の直列回路上介設している。端子２６と
４４を接続している。抵抗４２と４６とよシなる直列回
路を含んで加算・増幅回路４５を形成している。この加
算・増幅回路４５は、上記抵抗６４と６５よりなる直列
回路と、核直列回路（てよって加算され九Ｇ相エンコー
ダ信号を増幅するオペアンプ４６とよりなる。上記抵抗
４２と４６との接続点４７は、オペアンプ４６の負側入
力端子に接続している。オペアンプ４６の正側入力端子
は、アース１３側に接続している。４８は加算・増幅回
路４５の出力端子で、この端子４０からのＧ相アブソリ
ニードエンコーダ電圧波形信号が出力される。出力端子
４８とオペアンプ４６の負側入力端子間には、フィード
バック抵抗４９を介設している。

反転増幅回路１１の出力端子２２と端子１０間には、上
式（９）に従いＡ相エンコーダ信号とπ相エンコーダ信
号を加算し、Ｈ相エンコーダ信号を形成するための抵抗
５０と５１の直列回路からなる加算回路を介在している
。この抵抗５０と５１の直列回路と、オペアンプ５２と
で加算・増幅回路５６を形成している。抵抗５０と５１
の接続点５４をオペアンプ５２の負側入力端子（で接続
している。オペアンプ５２の正側入力端子は、アース２
１に接続されている。従って、入相エンコーダ信号と画
用エンコーダ君号は、抵抗５０と５１で所定の割合で加
算されリニアなＨ相エンコーダ信号が形成され、核Ｈ相
エンコーダ信号はオペアンプ５２で増幅されたＨ泪エン
コーダ電圧信号が出力端子５５より出力される。５６は
フィードパッり抵抗でちる。Ｃ相、Ｄ相エンコーダ信号
についても同様に形成される。従って、第４図に示すよ
うにリニアなＡ−Ｈ相エンコーダ電圧信号１．〜。

８を等間隔に形成できる。

第８図を参照して、第７図における加算回路の抵抗値の
決め方ンζついて、Ｇ相エンコーダ信号を得る場合を列
にして説明する。

いま抵抗４２をＲ＋、抵抗４６をＲ２％抵抗Ｒ１端子（
接続点）２６の電圧をＶｘ　、端子９の睡ｉＶｙ、端子
４８の電圧ヲｖｚとすると、第８図の加算回路では、次
のような関係式が成立する。

上式（１０）は、 従って、第８図の加算回路ではＧ相エンコーダ信号を得
る友めのものであるが、次式の関係があるものとする。

０．５　ＶＡ＋　０．８６６　ＶＢ　　−Ｖａ　　　　
　　　Ｃ１２１上式００）〜（１つよシ であるから、 ま几 Ｖｘ　＝　ＶＡ ｙ−Ｖａ ＶＺ＝ＶＧ　　　　　　　　　　　　　　　（１５）で
あるから、Ｒ１＝５　（ＫΩ〕と決めると、Ｒ２＝８．
６６（ＫΩ〕 Ｒ３＝　ｏ、５ｘ５［：にΩ：ｌ＝２．５［：にΩ：］
　　　（１６）Ｋ選定すればよい。

尚、通常のＡ相エンコーダ信号しか得られないエンコー
ダでは、第９図を参照して一周期当シに符号５７で示す
ようＫＣＷ方向のパルスは１パルスしか得られない九め
、更にＢ相エンコーダ信号波形が得られる構成のエンコ
ーダに形成し、符号５８で示すパルスを形成することで
１周期当９に２パルスのエンコーダ信号を形成し、更に
電気的に分解能を上げるｔめにてい倍回路を用いて更に
符号５９．６０で示すようなパルスを得るよってしてい
る。

しかしながら、本発明のような第７図に示す原ｉｎてい
渣回路構成を採用すると１周期Ｔ内に１２個のＣＷ方向
のパルスミｔ得ることができる。

すなわち、１２てい倍回路（存在するか否かは別にする
）を用い九と同様に多くのパルス数を得ることができる
ので、エンコーダの分解能を極めて高精度に向上できる
ものとなる。尚、第７図の原振ｎてい倍回路では、Ｃ相
、Ｄ相エンコーダ電圧信号全形成していないが、これを
も形成すると第９図のタイミングチャートからも理解で
きるよって、更に多くのｃｗ、ｃｃｗ方向のパルスを得
ることができる。尚、第９図ておいて、同（、）〜（０
はそれぞれ、Ａ、Ｅ、Ｆ、Ｂ、Ｇ、Ｈ相エンコーダ信号
発生タイミングチャートを示し、同（ｇ）？−（ｈ、）
は（’Ｗ、ＣＣＷ方向のエンコーダ信号用パルス発生タ
イミングチャートを示す。

このように本発明の原振ｎてい倍回路を採用すると多く
のｎ相エンコーダ信号を無数ンて渡って形成できるもの
となる。測用のエンコーダ店号を得るかは、構成上並び
にコスト等を含めて設計仕傑に基いて決定される。この
Ｄｉｎてい倍回路；てよって得られ７’Ｃｎ相のエンコ
ーダ波形は、更に従来より公知になっているｍ（２以上
の整数）てい倍回路によりｍてい倍すること（てより、
更に分解能をあげたエンコーダを形成できるものとなる
。

このこと全第１０図の終段エンコーダ用パルス形成回′
Ｎ！６１に用いて説明する。尚、同図企ておいては、回
路６１の慨略全示す几めにごばんの目のように描いてお
り、それぞれ口印、　　印、旧印Ｏ印に接続されるよう
になっている。ここでｍ印は、第１１図で示すように波
形象形回路６２に意味しておシ、　　　印は、第１２図
で示すよう：てアップエツジ・ダウンエツジ検出回）洛
６３に意味しており、旧印はＡＮＤｌ’１Ｗ６４で、第
１３図（ａ）のような場合、同図（ｂ）で示すＡＮＤ回
路６４と等師回路であること？：意味しており、○印は
ＡＮＤ回ｊ洛６５で、第１４図（ａ）■ような場合、同
図（ｂ）で示すＡＮＤ回路６５と等価回路でちることを
示している。第１５図は上記国印で示す波形整形回路６
６の具体的回路例を示すもので、主にオペアンプ６６と
、フィードバンク抵抗６７と、アース６８に接続された
抵抗６９とよりなる。まｔ第１６図ニー１：上記　　印
で示すアンプエツジ・ダウンエツジ検出回路６６の具体
的回路例を示すもので、７０は発撮器を、７１．７２は
Ｄａフリップフロップ回路を、７６はインバータ？、７
４．７５はＮＯＲゲートを示している。第１１図乃至第
１６図ま九第１３図のＡＮＤ回路６４と６４とが交叉す
る場合は、第１７図に示すようにＯＲゲート７乙の出力
端子からＣＷパルスが出ることを示している。

更に第１４図のＡＮＤ回路６５と６５と力；交叉する場
合は、第１８図に示すようにＯＲゲート７７の出力端子
からＣＣＷパルスが出ることを示している。

第１９図はタイミングチャートで、同図（ａ−１）　、
　−・・、　　（ａ−６）は第１０図（ａ）　、　・、
　（ｆ）に対応するもので、それぞれＡ相、Ｅ相、Ｆ相
、Ｂ相。

Ｇ相、Ｈ用のエンコーダ信号用パルス発生タイミングチ
ャートヲ示している。これらのタイミングチャートは、
第１０図においてＡ相のエンコーダ信号ＶＡ　’に基準
にして、ＣＷ方向回転時に、電気角で３０度の位相が遅
れｍＥ相のエンコーダ信号ＶＥ　を作り、また更に電気
角で３０度の位相が遅れたＦ相のエンコーダ信号Ｖｒ　
ｆ作ることで得られる。そして更に、順次、電気角で３
０度の位相が遅れ九Ｂ相、Ｇ相、Ｈ相のエンコーダ信号
Ｖ　ｏ　＋Ｖｏ　、　　Ｖｕ　ｋ作ることで６つのエン
コーダ信号が得られる。そして、これらの６つのＡ相、
Ｅ相。

Ｆ相、Ｂ相、Ｇ相、Ｈ相のエンコーダ信号ＶＡ。

Ｖｘ　、　Ｖｙ、　、　％　　、　Ｖｏ及びＶＨｋ反Ｅ
Ｌ、入相。

凶相、ｒ相、画用、ｄ相及びｎ用の反転エンコーダ信号
、ぬ相、ＶＢ相、　ＶＰ相、■相、　ＶＯ相及び■相？
、第１９図（ｂ−１）、・・・、（ｂ−６）のタイミン
グチャートに示すように形成している。各Ａ相、・・・
、Ｈ相、入相、・・・、ｎ相のエンコーダ信号ｖＡ、・
・・、　ＶＨ、看、・・・、ＶＢ　の立上り、立下りの
信号、第１２図アンプのアップダウンΦエツジ検呂回路
６３（てよって第１９図（Ｃ１）、・・・、（ｃ−１２
）のタイミングチャードで示すように形成している。し
かる後、第１０図のパルス形成回路６１のＡＮＤ回路６
５−１　、・・・。

６５−１２によって、各々のエンコーダ信号を組合せて
、第１９９（ｄ−１）、・・・＋（ｄ１２）のタイミン
グチャードで示すような１２個のエンコーダ信号を形成
している。例えば同図（ｄ−１）のタイミングチャート
は、Ａ相のエンコーダ信号Ｖ人とＢ相のエンコーダ信号
ＶＢ　とを組合せたも。

のとなっている。また、第１０図のパルス形成回路のＡ
　Ｎ　Ｄ回路６４−１３．・・・、６４−２４てよって
、各々のエンコーダ信号を組合せて、第１９図（ｄ−１
３）、・・・＋（ａ−２４）のタイミングチャートで示
すような１２個のエンコーダ信号を形成している。この
ようにして、この実施例では、新た九計２４凹のエンコ
ーダ信号全形成している。

これらの２・１偲のエンコーダ信号の回転方向反転時、
すなわち、点線７９を中心に半分の１２個のエンコーダ
信号をオアゲート７７でＯＲして第１９図（ｄ−ＣＷ）
のタイミング示すよりなＣＷパルスを、残νの１２個の
エンコーダ信号をオアゲート７６でＯＲして、同図（ｄ
−ＣＷ）の夕・イミングチヤードで示すようなＣＣＶパ
ルスを得るよってしている。以上から明らかなように、
本発明の電子アブソリュートエンコーダによれば、従来
におけるエンコーダにおいて、リニアにＡ相。

Ｂ相の２つのリニアな出力波形として得られる原振エン
コーダ信号を、この時点でｎてい倍して得られるので、
極めて細かなピッチで無数の相数エンコーダ信号が得ら
れる。

このよってリニアに得られる原振エンコーダ信号を無数
、すなわちｎ相に形成しｔ後に、更に従来より、一般に
採用されているｎてい倍回′ｙ５：てよってデジタル的
にｎてい倍して、更にｎてい焙しｔエンコーダ信号を得
ることで、更に分割数の高いエンコーダ信号全電気的に
得ることができる。

コノヨウて、本発明の電子アブソリュートエンコーダで
は、メカ的部分のエンコーダが安酒で且つ粗なものであ
っても、すなわち、電気的して分解能を上げて高精度の
分解能のエンコーダ信号めて安価シて得ることができる
ものである。この場合、メカ的部分のエンコーダが分解
能の優れたものである場合には、更に電気的に高分解能
の電子アブンリーートエンコーダを安価に得ることが可
能である。

第２０図は、本発明の電子アブソリーートエンコーダ８
０全組み込んだ電子アブソリュートエンコーダ回路８１
を示す。

第２０において、８２はＤＣ−Ｉ）Ｃコンバータ８６は
ダイオード、８４は抵抗、８５は電圧コンパレータ、８
６．８７は電源電池、８８．８９は接続部、９０はエン
コーダとして磁気エンコーダと用いた場合に、当該磁気
エンコーダのＮ、Ｓの磁極によって磁気エンコーダ層号
を検出し、且つ磁気エンコーダ信号を出力する之めに磁
気センナとして選択しｆｃ磁気抵抗素子（ＭＲセンサ〕
で、この１以上の磁気抵抗素子９０の出力信号はアンプ
回路９１で増幅され、その出力端子９２から増幅され之
エンコーダ信号が出力されるようシζなっている。磁気
抵抗素子９０りつＺ相信号は、アンプ回路９１及びその
出力端子を介してエラー回路１００に入力される。また
磁気抵抗素子９０ＤＡ相及びＢ相のリニアな原振エンコ
ーダ信号ニー１：、アンプ回路９１によって増幅され、
その出力端子９２、接続部８９全介して、上記電子アン
プＩＪ　ｚ−ト用原４Ｈ，てい倍回路（電子アブソリュ
ートエンコーダ回＞＠）８ｏ＋ｃ入力される。

尚、この原振ｎてい倍回路８０では、・ｔてぃ倍回路と
なっている。原振４てい倍回路８０のＣＷ及びＣＣＷパ
ルスの出力端子９３．９４はカウンタ回路９５に接続さ
れ、該カウンタ回路９５の出力は、バッファ回路９６に
出力された後：ζ、出力端子２９７より、エンコーダ信
号が出力されるようになっている。

第２０図を参照して、電子アブソリュートエンコーダ回
路８１の主な動作について説明する。

外部である入力端子９８より、電源供給時に電圧は、Ｄ
Ｃ−ＤＣコンバータ８２に供給されると共（／Ｃ１ま几
ダイオード９９全通ってアンプ回路９１、電子アブンリ
ュートエ／コーダ８０．エラー回路１００及びカウンタ
回路９５に供給される。

また上記電圧は、ダイオード１ｏ１ｉ通ってバッファ回
路９６、エアー回路１００に供給される。

ここで、例えば、ロータリー磁気エンコーダ１０２（こ
の構成については、後述する）が第２１図で示すような
アブソリュート磁気エンコーダのような場合のものとす
ると、多色着磁されたマグネットロータ１０６と一体に
なっ之シャフト１０４を回転させると、磁気抵抗素子９
０の出力が変化し、この変化した出力信号がアンプ回路
９１で増幅並びシて波形整形される。この増幅及び波形
整形された磁気抵抗素子９０のＡ相及びＢ相の方形波信
号は、電子アブソリーートエンコーダ（この場合、４て
い倍回路となっているもの・と用いている）８０にヨッ
テ、ＣＷ、ＣＣＷパルス（（変換され、カウンタ回路９
０に入いり、カウントされ、絶対値の出力データが得ら
れる。このデータは、バック７回路９６を通って外部に
出力される。同時にＤＣ−ＤＣコンバータ８２の出力〔
１２Ｖ〕は、ダイオード８３、抵抗８４を通って電源電
池８６．８７を充電する。外部より７源が供給されない
場合；は、電源電池８６．８７より各回路に電圧がかか
るようになる。この状態でも、ロータリー磁気エンコー
ダ１０２のシャフト１０４を回わせ：・ｆ、上記カウン
ト値はそれに応じて増減する。このことによって、一般
のアンプリュー上エンコーダ同様に、どのような場合で
も常：・こエンコーダの絶対位置を知ることができる。

またこの時、電源電池８６．８７の電圧が下がって電圧
コンパレータ８５の設定電圧より抵くなると、電圧コ７
バＬｚ−夕８５の出力はロウＣＬ）レベル：ｆＣなる。

ただし、この時においては、アラーム回路１０５に７は
、電源が供給されていないので、出力端子１０６からは
アラーム信号は出力されない。

この状態で電源が投入されると、まず第２２図で示した
Ｄ型フリップフロップ回路１０７、インバータ１０８が
有用に作用すると共に、同時７（−＝、ｉ圧コンパレー
タ８５がロウＣＬ）レベルからハイ〔■〕レベル：Ｃな
る。これは第２２図の電子アラーム−エラー’Ａ％　１
０９のコンデンサ１１０と抵抗１１１で構成する積分回
路１１２によシ、少し遅れが生じるため、Ｄ型フリップ
フロップ１０７、インバータ１０８は、十分てセットア
ツプタイムを得ることができ、コンパレータ８５の出力
は、フリップフロップ１０７のＤ端子に入いる。ま定電
源投入と同時にフリップフロップ回路１０７のＣＬＫ端
子もハイ（Ｈ）レベルになるが、これもコンデンサ１１
３と抵抗１１４との積分回路１１５によって遅れる。こ
の時、積分回路１１２によるフリップフロップ回路１０
７のＤ端子への信号の遅れに対して、積分回路１１５に
よるフリップフロップ回路１０７のＣＬＫｉ子への信号
の遅れの方が十分に大きくなるようにコンデンサ１１０
゜１１３、抵抗１１１，１１４の定数を設定しているｔ
め、第２３図（、）〜（ｈ）のようなタイミングチャー
トチなり、フリップフロップ回路１０７がら出力される
ことで、バッテリーバックアップ時にコンパレータ設定
電圧１１６以下に電源電池（第２図及び第２２図参照）
８６．８７の電池電圧１１７が下がることが判朋する。

第２３図において、同図（ｂ）ハコンバレータ８２のコ
ンパレータ出力１１８を示し、同図（Ｃ）は電源電圧の
タイミングチャート１１９を示し、同図（ｄ）はコンデ
ンサ１１６の電圧タイミングチャート１２０を示し、同
図（ｅ）はフリップフロップ回路１０７のＣＬＫ端子の
タイミングチャート１２１に示し、同図（ｆ）はコンデ
ンサ１１０のタイミングチャー１−１２１示し、同図（
ｇ）はフリップフロップ回路１０７のＤ端子のタイミン
グチャー）１２１示し、同図（ｈ）はフリップフロップ
出力１２４を示している。

次に第２０図の電子アブソリュートエンコーダ回路８１
では、途中でノイズが入いると、そのノイズによるデー
タのずれが累積されるようになっている。このｔめに、
この回路８１では、そのデータずれを検出するｔめにエ
ラー検出回路１００を設けている。このことを例えば、
上記第２１図のロータリー磁気エンコーダ１０２に用い
た場合について以下に説明する。その前に、この第２１
図のロータリー磁気エンコーダ１０２の構成について説
明することとする。第２１図を参照して、固定側全形成
するフランジ１２５には、カップ型の磁性体ででき之ロ
ータリー磁気エンコーダケース１２６がビス１２７固定
されている。上記フランジ１２５には、円筒状の軸受ホ
ルダ１２８が一体形成されており、該軸受ホルダ１２８
の内周の上下両端部には軸受１２９，１３０に装着し、
この軸受１２９．１３０によってシャフト１０４’（＋
−回動自在に軸支している。シャフト１０４には、カッ
プ状のマグネットロータ１０３が固定され、シャフト１
０４と一体して回転するようになっている。このマグネ
ットロータ１０６としては、例えば第２４図に示すもの
を用いている。第２４図のカップ状のマグネットロータ
１０６ば、例えば上下２段に渡って２つの磁気トラック
１３１゜１３２を形成し、下段の磁気トラック１３２に
は徴用ピッチで交互にＮ隠、Ｓ極の磁極’ｋ１０００極
に径方向に着磁し７ｊａｌ気エンコーダ磁藷１６６を形
成している。また上段の磁気トラック１６１には、磁気
エンコーダ磁極１６６の１００極当シに対して１個のＮ
極（ま九はＳ極でもよい）の検出着磁部１３４を径方向
に着磁形成している。上記マグネットロータ１０６の外
周面１３５と径方向のギャップ１３６を介して対向する
よって、フランジ１２５にビス１６７によって固定され
磁気抵抗素子９０を取付けするための磁気抵抗素子取付
板１３８を設けており、該取付板１３８の上記マグネッ
トロータ１０６の外周面１６５と対向する取付板１３８
面には、上記２相を検出するための、検出着磁部１６４
並びに磁気エンコーダ磁極１３５を検出する几めに上下
２段に渡って検出部が形成された磁気抵抗素子９０に固
定している。

第２１図及び第２４図のマグネットロータ１０３を用い
たロータリー磁気エンコーダ１０２の場合第２２図のエ
ラー検出回路１００には、第２５図に示すカウンタ回路
９５及びバッファ回路９６のＤｉ　　Ｉ・・・ｅＤ７ま
でのデータの全てがロウ〔Ｌ〕レベルの時、第２２図の
エラー検出回路１００のＤ型フリップフロップ回路１６
９のＣＬＫ端子がハイ〔Ｈ〕レベルになる。この時ＫＨ
１ちょうど１００パルスで１個の２相信号がＤ端子から
インバータを介して出力されていれば、フリップフロッ
プ回路１３９の出力はハイ（Ｈ）レベルになる。

このことを第２６図のタイミングチャート１４０で示す
。同図（、）は第２５図のＩＣ１４１−１から得られる
ＣＷ（またはＣＣＷ）方向のパルスの出力タイミングチ
ャー）１４２’？示し、同図（ｂ）は工Ｃ１４１−３の
６ビン出力のタイミングチャート１４６を示し、同図（
Ｃ）はエラー検出回路１００の第２２図のフリップフロ
ップ回路１６９から得られるＺ相信号のタイミングチャ
ート１４４を示し第２６図（ｄ）は第２２図のフリップ
フロップ回路１３９の４出力のタイミングチャート１４
Ｅｌ示す。このタイミングチャート１４５では、第２６
図において区間１４６の間に、もしもノイズが入いり、
１００パルスごとの信号と上記り端子から得られるＺ相
信号とがずれた場合を示す。

第２５では、カウンタ回路９５及びバッファ回路９６を
示し、ロータリースイッチＳＷ、、ＳＷ２及びスイッチ
ＳＷ３は、一番最初（ζ得られるＺ相信号とカウンタ回
路９５のカウンタ値を合わせる定めに使用されるもので
、ロータリースイッチＳＷ、。

５Ｗｚｋ適当な値にセットし、スイッチＳＷ３　ｋ　Ｚ
信号側端子１４５側に倒して、エンコーダ１０６ｔカウ
ンタ回路９５のカウント値（カウンタ）が１する方向に
回転させて、−度でもフリップフロップ回路１６９のＤ
端子より得られることで、カウンタ回路９５のカウンタ
は正規の（直江セットされることになる。このことを第
２７図のタイミングチャー）１４８に参照して説明する
と、このタイミングチャート１４８は上記２信号のタイ
ミングチャートで、波形の立上り１４９位置で“○○○
○××”の値がセットされる。この”○Ｏ○○××＃に
おける最終２けたの“××”の値は、２相信号のちょう
ど“○○Ｏ○○Ｏ′の値が来るような値にセットしてい
る。従って、カウンタ回路９５は上記した正規の値にセ
ットされることになる。

第２８図は、電子アブソリエートエンコーダ８０の具体
的回路例を示すもので、磁気抵抗素子９０から得られる
Ａ相のエンコーダ信号を４てい倍する４てい倍回路１５
０で、この回路１５０によってＣ相、ｂ相、Ｃ相及びｆ
相のエンコーダ信号が得られる。第２９図は、同じく磁
気抵抗素子９０から得られるＢ相のエンコーダ信号を４
てい倍する４てい倍回路１５１で、この回路１５１によ
ってＣ相、ｄ相９ｇ相及びｈ相のエンコーダ信号が得ら
れる。上記４てい倍回路１５０．＄５１によって、Ｃ相
、・・・、ｈ相の合計８個のエンコーダ信号が得られる
。第３０図はＣＷ方向パルス発生回路１５２の具体的回
路例で、Ｃ相、・・・、ｈ相のエンコーダ信号を基ＫＣ
Ｗ方向のパルスが得られる。第３１図はＣＣＷ方向パル
ス発生回路１５６で、Ｃ相、・・・、ｈ相のエンコーダ
信号を基にＣＣＷ方向のパルス方向のパルスが得られる
。第３２図乃至第３４図は、磁気抵抗素子９０から得ら
れるエンコーダ信号を増幅するためのアンプ回路９１の
具体的回路例で、アンプ回路９０−Ａは、磁気抵抗素子
９０から得られるＡ相の゛エンコーダ信号を増幅し、ア
ンプ回路９０−Ｂは、磁気抵抗素子９０から得られるＢ
相のエンコーダ信号を増幅し、アンプ回路９０−Ｚは、
磁気抵抗素子９０から得られるＺ相のエンコーダ信号を
増幅している。

尚、本発明の電子アブソリュートエンコーダでハ、エン
コーダとしてロータリー磁気エンコーダを用い、そのセ
ンサとして磁気抵抗素子を用い比例を示しているが、他
の磁気センサ、例えばホール素子、ホールＩＣ又は磁気
ヘッド等適宜なセンサを用いてもよいことはいうまでも
ない。

またロータリー磁気エンコーダに限らず、例の方式のエ
ンコーダ、例えば、光学式エンコーダを用いてもよいこ
とはいうまでもない。

（発明の効果） 本発明は、エンコーダから得られるＡｇ目、Ｂ相のリニ
アな波形となっている。下糸エンコーダ波形を用いてｎ
てい倍しているｔめ、ｎてい倍のぷ振波形を持ったエン
コーダに慣成でき、このｎてい倍されたリニアな波形の
原糸エンコーダ波形を従来より採用されているデジタル
処理方式のｎてい倍回路を採用することで無数相のエン
コーター信号を得ることができる。

従って、比較的精度の悪い、すなわち比較的少ないエン
コーダ信号しか得られない安価なエンコーダを用いても
、電気的に分解能を上げることが可能なので無故相のエ
ンコーダ信号を電気的処理手段を用いて高パルスを得る
ことができる高精度の・電子アブソリュートエンコーダ
を小梨且つ安価に構成できる利点がある。

【図面の簡単な説明】

第１図乃至第６図は本発明の厘理説明図で、第１図はエ
ンコーダのＡ相信号’ｋＹ軸にとｐＢ相信号’ｚ　Ｘ軸
にとったベクトル図、第２図はＡ相の原振エンコーダ信
号とＢ相の原振エンコーダ信号とからＣ相のエンコーダ
信号上形成し九場合のそれぞれの原振エンコーダ信号の
波形図、第３図は第２図のベクトル図において更にＤ相
のメクトルを形成しｔ場合のベクトル図、第４図ばＡ相
及びＢ相の原振エンコーダ信号の波形を基にＣ相〜Ｈ相
の原振エンコーダ信号の波形？形成した場合の原振Ａ相
〜Ｈ相のエンコーダ信号の波形図、第５図ｉｔＡ相、Ｂ
相、Ｅ相、Ｆ相、Ｃ相及びＨ相の原振エンコーダのベク
トル図、第６図は原振Ａ相〜Ｈ相エンコーダ波形のタイ
ミングチャートである。第７図は原振Ａ相及びＢ相のエ
ンコーター信号から原孤Ｃ相〜Ｈ相のエンコーダを創る
几めの原Ｓｎてい倍回路、第８図は第７図の加算回路の
抵抗値の決め方の説明図、第９図は原ｍＡ相〜Ｈ相エン
コーダ信号とこれらの信号を基にＣＷ、ＣＣＶ方向のエ
ンコーダ信号のノくルス発生タイミングチャート、第１
０図は終段エンコーダ用ノ（ルス形成回路、第１１図は
波形整形回路、第１２図はアップ・エツジ検出回路、第
１３図及び第１４図はＡＮＤ回路、第１５図は波形成形
回路、第１６図はアップエツジ・ダウンエツジ検出回路
、第１７図及び第１８図はＯＲゲート、第１９図はタイ
ミングチャート、第２０図は電子アブンリュートエンコ
ーダ回路、　第２１図はロータリーアブソリニートロ気
エンコーダの一例としての説明図、第２２図は電子アラ
ーム回路、第２３図はタイミングチャート、第２４図は
ロータリーアブソリュート磁気エンコーダのマグネット
ロータ、　第２５図（ｄカウンタ回路及びパンファ回路
、第２６図及び第２７図はタイミングチャート、第２８
図及び第２９図は電子アブソリュートエンコーダの具体
的回路例、第３０図はＣＷ方向パルス発生回路の具体的
回路例、第３１図ばＣＣＷ方向〕くルス発生回路例、第
３２図乃至第３４図はアンプ回路の具体的回路例である
。 １、・・・、８・・・エンコーダ波形、　　　９．１０
・・・端子、　　１１．１２・・・反転増幅回路、　１
６゜１４・・・抵抗、　　１５．１６・・・オペアンプ
、１７．１８・・・負側入力端子、　１９．２０・・・
抵抗、　２１・・・アース、　２２．２３・・・出力端
子、２４．２５・・・フィードバック抵抗、　　２６・
・・加算・増幅回路、　　２７．２８・・・抵抗、　２
９・・・オペアンプ、　　６０・・・接続点、　　６１
・・・出力端子、　　３２・・・フィードバンク抵抗、
　　６６゜６４・抵抗、　　３５・・・加算・増幅回路
、３６．３７・・・端子、　　６８・・・オペアンプ、
６９・・・接続点、　４０・・・出力端子、　４１・・
・フィードバック抵抗、　４２．４２・・・抵抗、４４
・・・端子、　４５・・・加算・増幅回路、　４６・・
・オペアンプ　４７・・・接続点、　４８・・・出力端
子、　　　４９・・・フィードバック抵抗、　　５０．
５１・・・抵抗、　５２・・・オペアンプ、　５６・・
・加算・増幅回路、　５４・・・接続点、　５５・・・
出力端子、５６・・・フィードバック抵抗、　　５７．
〜，６０・・・符号、　　６１・・・終段エンコーダ用
ノくルス形成回路、　　６２・・・波形整形回路、　６
３・・・アップエツジ◆ダウンエツジ検出回ｍ、　　６
４．６５・・・ＡＮＤ回路、　６６・・・オペアンプ、
　６７・・・フィードバック抵抗、　　６８・・・−ｙ
−ス、　　６９・・・抵抗、　７０・・・発振器、　７
１．７２・・・Ｄ型フリップフロップ回路、　　７６−
・・インノく一タ、７４．７５・・・ＮＯＲゲート、　
　７６．７７・・・ＯＲゲート、　　７８・・・タイミ
ングチャート、７９・・・点線、　　８０・・・電子ア
ブソリュートエンコーダ、　８１・・・電子アブンリュ
ートエ／コ−ダ回路、　８２・・・ＤＣ−ＤＣコンバー
タ、８６・・・ダイオード、　８４・・・抵抗、　　８
５・・・電圧コンパレータ、　　８６．８７・・・電源
電池、８８．８９・・・接続部、　９０・・・磁気抵抗
素子、９１・・・アンプ回路、　　９２・・・出力端子
、　９６゜９４・・・出力端子、　９５・・・カラ／り
回路、９６・・・バッファ回路、　９７・・・出力端子
、９８・・・入力端子、　９９・・・ダイオード、１０
０・・・エラー検出回路、　　１０１・・・ダイオ−）
”、　　　１０２・・・ロータリー磁気エンコーダ、１
０３・・・マクネットロータ、　　　１０４・・・シャ
フト、　　１０５・・・アラーム回路、　　１０６・・
・出力端子、　　１０７・・・Ｄ型フリップフロップ回
路、１０８・・・インバータ、　　１０９・・・電子ア
ラーム・、噛エラー回路、　１１０・・・コンデンサ、
　　１１１・・・抵抗、　　１１２・・・積分回路、　
　１１３・・・コンデンサ、　１１４・・・抵抗、　　
１１５・・・積分回路、１１６・・・コンパレータ設定
電圧、　１１７・・・電池電圧、　　１１８・・・コン
パレータ出力、１１９、・・・、１２３・・・タイミン
グチャート、１２４・・・フリップフロップ出力、　　
　１２５・・・フランジ、　　１２６・・・ロータリー
磁気エンコーダケース、　　１２７・・・ビス、　　１
２８・・・軸受ホルダ、　　１２９．１３０・・・軸受
、　　１３１，１３２・・・磁気トラック、　　１６６
・・・磁気エンコーダ磁１、１６４・・・検出着磁部、
　１６５・・・外周面、　　１６６・・・ギャップ、　
　１６７・・・ビス、１６８・・・磁気抵抗素子取付板
、　　１６９・・・Ｄ型フリップフロップ回路、　　１
４０・・・タイミングチャート、　　１４１−１．・・
・、１４６−６・・・ＩＣ，１４２・・・ＣＷ（ま九は
ＣＣＷ）方向のパルス出力タイミングチャート、　　１
４６・・・Ｉ　Ｃ１４１−６の６ビン出力タイミングチ
ヤート、１４４・・・Ｚ相信号タイミングチャート、　
　１４５・・・フリップフロップ回路のζ出力タイミン
グチャート、　　１４６・・・区間、　　１４７・・・
２信号側端子、　　　１４Ｂ・・・タイミングチャート
、　　１４９・・・波形の立上り、　　ｉｓｏ、ｔｓｉ
・・・４てい倍回路、１５２・・・ＣＷパルス発生回路
、　　１５６・・・ＣＣＷパルス発生回路。 鴬１図 寓Ｚ図 第４図 前Ｓ図 冨６図 第７図 第、５図 （？ 笛？図 一一一−７−−−−Ｊ 悄１ＯＵｆＪ 宵ｌＳ図 宵ｚ１図 宵２３　ｉ −パノ　　　　　−−−−−−−て一一−−−−り−一
一一第２７ｙ 第２？図 檎３０図 党−３１図 手続補正書 昭和６２年７月／Ｖ−日 特願昭６１１９５００３号 ２、発明の名称 電子アブソリュートエンコーダ ３、補正をする者 事件との関係　特許出願人 住所　神奈川県大和市中央林間４丁目９番４号氏名　　
　　　　　　　　　　　　　　ギケン株式会社　シコー
技研 ６、補正の内容 （１）明ｋｉｌ書第３６頁第１７行「第１９図」の後に
ｒ第１９−１図（ａ　　１）〜（ｄ　　ＣＷ）Ｊを挿入
する。 （２）図面第１９図を別紙のように訂正する。

Claims (1)

【特許請求の範囲】
1. 所定の波高値の原振Ａ相エンコーダ信号と、この原振Ａ
   相エンコーダ信号から電気角で９０度位相がずれた所定
   の波高値の原振Ｂ相エンコーダ信号が得られるエンコー
   ダを用い、上記Ａ相エンコーダ信号とＢ相エンコーダ信
   号とを設定した割合で加算してｎ（ｎは１以上の整数）
   個のｎ相エンコーダ信号を形成し、上記形成されたｎ相
   のエンコーダ信号のうち選択された２個のエンコーダ信
   号を用いて該選択された２個のエンコーダ信号間に上記
   同様方法で新たにｎ相エンコーダ信号を順次形成するよ
   うにした、電子アブソリュートエンコーダ。