JPS5853823A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5853823A
JPS5853823A JP56152680A JP15268081A JPS5853823A JP S5853823 A JPS5853823 A JP S5853823A JP 56152680 A JP56152680 A JP 56152680A JP 15268081 A JP15268081 A JP 15268081A JP S5853823 A JPS5853823 A JP S5853823A
Authority
JP
Japan
Prior art keywords
single crystal
layer
oxide film
film
entire surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56152680A
Other languages
English (en)
Other versions
JPS6351370B2 (ja
Inventor
Seiichiro Kawamura
河村　誠一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56152680A priority Critical patent/JPS5853823A/ja
Publication of JPS5853823A publication Critical patent/JPS5853823A/ja
Publication of JPS6351370B2 publication Critical patent/JPS6351370B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係り、特に半導体基板
の一部に形成した絶縁膜と半導体基板上に多結晶膜を形
成し、該多結晶膜をレーデアニールして単結晶化する方
法に関する。
従来、多結晶をＣＶＤ法（Ｃｈ＠ｍｉ＠ａｌ　Ｖａｐｏ
ｒＤｔｒｐｏｓ口１０ｎ）法によりて口板０ｎ形成し、
レーザアニールによって単結晶領域を形成したり、真空
蒸着によって単結晶シリコン基板上に形成した非晶質シ
リコン層にノｆルスレーザーを照射し、非晶質膜を単結
晶化している。
上述の如きレーデアニールに於て、第１図に示すように
半導体基板１として単結晶シリコン基板上に絶縁膜即ち
熱酸化ＩＩ　（８１０２）　２が形成され、これら単結
晶シリコン基板（Ｓｉｎｇｌｅ−８１）及び熱酸化膜２
上にＣＶＤ法により０．２〜０．６μｍ厚程度の多結晶
シリコン層３　（Ｐｏ１ｙ”Ｓｉ　）を形成し、ＣＷレ
ーザ４等を照射し、矢印ａ方向にレーデを走査すること
で多結晶シリコン層３を溶融して単結晶化がなされる。
上述の様なレーデアニール技術で多結晶シリコン層３を
単結晶化する場合に１酸化膜２上の多結晶シリコン層３
１と単結晶シリコン基板ｌ上の多結晶シリコン層３ｂを
レーデアニールにより溶融する時に溶融に要するレーデ
エネルギーが異なり、単結晶シリコン基板ｌ上の多結晶
シリコン層３ｂを溶融する方が酸化膜２上の多結晶シリ
コン層３ｂを溶融するより多くのエネルギーを必要とす
る。
これは、酸化膜２の熱伝導車が、０．０１４　Ｗ／ｃｍ
、　ｄｏｇであるのに対し単結晶シリコン基板１の熱伝
導率が１．５　Ｗ／ｃｍ　、　ｄ・ｇと約２桁の差があ
ることに起因するものと考えられる・ 即ち、単結晶シリコン基板ｌの熱伝導率が大きい丸めに
レーデエネルギーがより多く逃げるためである。
上述の如く照射するレーデエネルギーが異ることによ）
次の如き弊害が生ずる。
即ち、酸化膜２上の多結晶シリコン層３１が充分に溶融
するようなレーザエネルギーを照射すると単結晶シリコ
ン基板１上の多結晶シリコン層３ｂを溶融させることが
出来ず、一方単結晶シリコン基板１上の多結晶シリコン
層３ｂを充分に溶融させるレーザエネルギーを照射する
と酸化膜２上の多結晶シリコン層３ａにとってはｉ４ワ
ーが強すぎてはがれの生ずる原因となる。
いずれにしても、この様な半導体装置の基板でレーザア
ニールを例えば、ａ方向走査すると単結晶シリコン基板
１と酸化膜２の境界イｑ４Ｌで吸収エネルギーのζス１
ツチングが起って単結晶シリコン基板１からの単結晶化
が困難となる欠点を有する。
本発明は上述の如き欠点を除いた半導体装置のレーデア
ニーリングを提供するものであり、本発明の特徴とする
ところは、多結晶シリ、コン層３上に厚さの異なるキャ
ップをかぶせ単結晶シリコン基板１と酸化膜２上の多結
晶シリコン層が常に同じ吸収エネルギーを吸収する様に
し、境界のイスマツチング現象を避けることで半導体基
板上の多結晶シリコン層をレーデアニーリングにより単
結晶化するものである。
以下１本発明の実施例を図面を参照して説明する。
第２図は本発明を得る過程を説明する為の半導体基板の
断面図を示すものであり、単結晶シリコン基板１上に５
０００〜６０００Ｘの酸化膜２を形成し、その上１ｃ４
０００Ｘの多結晶シリコン層３上にＣＶＤ法又は熱酸化
によりてＳｔＯ，即ち第２の酸化膜５を１μｍの厚みで
キャップとして堆積させたものに、ＣＷ−＾ｒレーザ４
を照射して酸化膜２上の多結晶シリコン３１を溶融させ
て単結晶化させるときのレーデノ臂ワーは１０　Ｗ　（
１０ｃｍ／ｓ　５００℃・６０μφ）である。
こ九〈対して単結晶シリコン基板１上の多結晶シリコン
層３ｂを溶融させて単結晶化させるときのレーデノ母ワ
ーは１４Ｗ（同一条件）でろり穐。
これらを考慮するとレーデａｆワーに４割の差があるの
で、この差をなくす為の上記第２の酸化膜５の厚ミヲコ
ントロールすることでエネルギー吸収率をコントロール
することが出来る・即ち、第３図に示す様に酸化膜２上
の多結晶シリコン層３１上に１μｍの第２の酸化膜５１
を好ましくはＣＶＤ法により厚みｔｌがコントロール出
来る様に形成し、同じく単結晶シリコン基板３上の多結
晶シリコン層３ｂの上Ｋ　ＣＶＤ法で形成する第２の酸
化膜５ｂの厚み１．を約９ｏｏｏ１と成るようにする。
この様な厚みにすると上記１μｍの厚みの第２の酸化膜
（８１０２）　３　ｍでは反射率が３８囁、吸収率が６
２％となり、９０００Ｘの厚みの第２の酸化膜３ｂ−ｔ
”は反射率が１３嘩吸収率８７ｇ６となり、単結晶シリ
コン基板１上の多結晶シリコン３ｂの上の第２の酸化膜
５ｂＫは、酸化膜２上の多結晶シリコン層３ｂの上の第
２の酸化膜５ａＫ比べて４０囁多くのレーデエネルギー
を吸収するようになる。
一般に第２の酸化膜５ｍ、５ｂの厚さを横軸に縦軸に反
射率をとると、それらの関係は第４図に示す如く周期函
数となるので上述したように反射率の差が４０囁になる
ような第２の酸化膜の選択方法は複数個所あり、本発明
ではこれらのどの点を選択してもよいが、好ましくは第
２の酸化膜５ａの反射率を５ｔＯ２の最高の３８％の反
射率に選択し、それから４０−反射率の少ない第２の酸
化膜５ｂ点を選択すればよい。
本発明は上述の如く第２の酸化膜の反射率に着目したの
で冒頭に述べた単結晶シリコン基板と酸化膜上に形成し
た多結晶シリコン層をレーデアニールする際にレーザ照
射エネルギーを一様にしてインターバルエピタキシャル
成長を行うことが出来て境界のきスマッチを防止し得る
ものである。
【図面の簡単な説明】
第１図は従来の半導体装置基板の側断面図、第２図は本
発明の半導体装置基板の発明原理を導くための側断面図
、第３図は本発明の半導体装置基板の一部を断面とする
側断面図、第４図は本発明の説明に供する反射率と酸化
膜の厚みの関係を示す線図である。 １・・・単結晶シリコン基板、２・・・酸化膜、３・・
・多結晶シリコン層、４・・・レーデ元、５・・・第２
の酸化膜・ 矛１図 千３回 ｃ１ｔ″Ｉ

Claims (2)

    【特許請求の範囲】
  1. （１）単結晶半導体基板上の一部に第１の絶縁膜を形成
    し、該単結晶半導体基板と該第１の絶縁膜上に非単結晶
    半導体層を形成し、エネルギー耐を照射して該非単結晶
    半導体層を単結晶化する半導体装置の製造方法に於て、
    該第１の絶縁膜′上に形成した多結晶半導体層と、単結
    晶半導体基板上に形成し九多結晶半導体層上忙互いに反
    射率を異圧する第２の絶縁膜を形成してエネルギー巌を
    照射することを特徴とする半導体装置の製造方法。
  2. （２）　　前記第２の絶縁膜の反射率の差を略４０９６
    とすることを特徴とする特許請求の範囲第１項記載の半
    導体装置の製造方法。
JP56152680A 1981-09-26 1981-09-26 半導体装置の製造方法 Granted JPS5853823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56152680A JPS5853823A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56152680A JPS5853823A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5853823A true JPS5853823A (ja) 1983-03-30
JPS6351370B2 JPS6351370B2 (ja) 1988-10-13

Family

ID=15545760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56152680A Granted JPS5853823A (ja) 1981-09-26 1981-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5853823A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193022A (ja) * 1983-04-15 1984-11-01 Sony Corp 薄膜の加熱方法
JPS63215035A (ja) * 1987-03-04 1988-09-07 Agency Of Ind Science & Technol 再結晶化処理用保護膜
JPS6423521A (en) * 1987-07-20 1989-01-26 Agency Ind Science Techn Protective film for recrystallization treatment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193022A (ja) * 1983-04-15 1984-11-01 Sony Corp 薄膜の加熱方法
JPS63215035A (ja) * 1987-03-04 1988-09-07 Agency Of Ind Science & Technol 再結晶化処理用保護膜
JPS6423521A (en) * 1987-07-20 1989-01-26 Agency Ind Science Techn Protective film for recrystallization treatment

Also Published As

Publication number Publication date
JPS6351370B2 (ja) 1988-10-13

Similar Documents

Publication Publication Date Title
JP2000119096A (ja) シリコン上にアルカリ土類金属シリサイドを形成する方法
JPH03503946A (ja) 高効率の太陽電池
JPS5853823A (ja) 半導体装置の製造方法
US4565599A (en) Graphoepitaxy by encapsulation
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPS6119116A (ja) 半導体装置の製造方法
JPS5853824A (ja) 半導体装置の製造方法
JP2817613B2 (ja) 結晶シリコン膜の形成方法
JPS6185815A (ja) 多結晶シリコン膜の形成方法
US9929192B1 (en) Ultraviolet (UV) schottky diode detector having single crystal UV radiation detector material bonded directly to a support structure with proper c-axis orientation
JP2779033B2 (ja) 多結晶Ｓｉ薄膜の成長方法
JP7479231B2 (ja) 光電変換膜、光電変換膜の製造方法、光電変換素子
JPS59158515A (ja) 半導体装置の製造方法
JPS6126598A (ja) ゲルマニウム薄膜結晶の製造方法
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
JPS59128292A (ja) 薄膜の結晶化方法
JP2993107B2 (ja) 半導体薄膜の製造方法
JPS61179523A (ja) 単結晶薄膜形成方法
JPS60246619A (ja) 半導体装置の製造方法
JPS6347255B2 (ja)
JPS6234716B2 (ja)
JPH0746683B2 (ja) 半導体装置の製造方法
JPH03138925A (ja) 半導体膜の結晶化法
JP2565684B2 (ja) 多結晶シリコン薄膜の製造方法
JPH0722313A (ja) 半導体装置およびその製造方法