JPS6355477A - 動作試験回路 - Google Patents
動作試験回路Info
- Publication number
- JPS6355477A JPS6355477A JP61199309A JP19930986A JPS6355477A JP S6355477 A JPS6355477 A JP S6355477A JP 61199309 A JP61199309 A JP 61199309A JP 19930986 A JP19930986 A JP 19930986A JP S6355477 A JPS6355477 A JP S6355477A
- Authority
- JP
- Japan
- Prior art keywords
- error
- circuit
- signal
- pseudo
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は回路中にエラーが発生した時、所定の処理を
行うエラー処理回路の動作を試験する動作試験回路に関
するものである。
行うエラー処理回路の動作を試験する動作試験回路に関
するものである。
第３図は従来の動作試験回路の構成図で、図において１
は回路中に発生するエラーを検出するエラー検出回路、
２はエラー検出回路がエラーを検出した時所定の処理を
行うエラー処理回路、３は一連のシフトバスを構成する
シフトフリップフロップ、４はエラー検出回路１からエ
ラー処理回路２に伝達されるエラー発生信号である。
は回路中に発生するエラーを検出するエラー検出回路、
２はエラー検出回路がエラーを検出した時所定の処理を
行うエラー処理回路、３は一連のシフトバスを構成する
シフトフリップフロップ、４はエラー検出回路１からエ
ラー処理回路２に伝達されるエラー発生信号である。
ここにおいて、エラー検出回路ｌ、エラー処理回路２、
シフトフリップフロップ３は半導体集積回路５の中に含
まれている。
シフトフリップフロップ３は半導体集積回路５の中に含
まれている。
次に動作について説明する。
半導体集積回路５の中にエラーが発生するとパリティチ
モッカなどのエラー検出回路１は、エラーを検出し、エ
ラー発生信号４をエラー処理回路２に出力する。これを
受けたエラー処理回路２は、ここでエラー処理を開始す
る。
モッカなどのエラー検出回路１は、エラーを検出し、エ
ラー発生信号４をエラー処理回路２に出力する。これを
受けたエラー処理回路２は、ここでエラー処理を開始す
る。
またエラー処理回路２の動作試験を行う場合、エラー検
出回路１にエラーが発生する状態を設定し、エラー検出
回路１からエラー発生信号４を出力させる。
出回路１にエラーが発生する状態を設定し、エラー検出
回路１からエラー発生信号４を出力させる。
従来の動作試験回路は以上のように構成されていたので
、エラー検出回路１にエラーが発生ずる状態を設定する
のに手間がかかる問題点があった。
、エラー検出回路１にエラーが発生ずる状態を設定する
のに手間がかかる問題点があった。
またエラー検出回路１にエラーが発生する状態を設定で
きない時は、エラー処理回路の動作試験を行えない問題
点があった。
きない時は、エラー処理回路の動作試験を行えない問題
点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、半導体集積回路のピン数を増加させること
なく、疑似のエラー発生信号を出力出来るようにして、
エラー処理回路の動作を容易に試験できるようにするこ
、とを目的とする。
れたもので、半導体集積回路のピン数を増加させること
なく、疑似のエラー発生信号を出力出来るようにして、
エラー処理回路の動作を容易に試験できるようにするこ
、とを目的とする。
このためこの発明は、シフトフリップフロップ３に設け
られた疑似エラー発生信号を発生する疑似エラー発生部
ＩＡと、エラー検出回路１から発生するエラー発生信号
と上記疑似エラー発生部ＩＡから発生する疑似エラー発
生信号との論理をとってエラー処理回路２にその論理の
結果を出力する論理回路ＩＢとを備えたことを特徴とす
るものである。
られた疑似エラー発生信号を発生する疑似エラー発生部
ＩＡと、エラー検出回路１から発生するエラー発生信号
と上記疑似エラー発生部ＩＡから発生する疑似エラー発
生信号との論理をとってエラー処理回路２にその論理の
結果を出力する論理回路ＩＢとを備えたことを特徴とす
るものである。
エラー処理回路１の動作を試験する場合、シフトバスを
用いて外部から疑似エラー発生部ＩＡを作用させ、疑似
エラー発生部ＩＡから疑似エラー発生信号を出力させる
。
用いて外部から疑似エラー発生部ＩＡを作用させ、疑似
エラー発生部ＩＡから疑似エラー発生信号を出力させる
。
この時論理回路ＩＢは、エラー検出回路１から出力され
るエラー発生信号４と疑似エラー発生部ＩＡから発生す
る疑似エラー発生信号との論理をとってその結果をエラ
ー処理回路２に出力するので、エラー処理回路２には疑
似エラー発生信号が出力され、エラー処理回路２．はこ
の疑似エラー発生信号に従ってエラー発生信号４を入力
した時と同じ動作を行う。
るエラー発生信号４と疑似エラー発生部ＩＡから発生す
る疑似エラー発生信号との論理をとってその結果をエラ
ー処理回路２に出力するので、エラー処理回路２には疑
似エラー発生信号が出力され、エラー処理回路２．はこ
の疑似エラー発生信号に従ってエラー発生信号４を入力
した時と同じ動作を行う。
以下、図面に基づいて本発明の一実施例を説明する。な
お、従来と同一の構成要素については同一番号を付して
その説明を省略する。
お、従来と同一の構成要素については同一番号を付して
その説明を省略する。
第１図は本発明の一実施例を示す構成図で、図においで
ＩＡはシフトフリップフロップ３内に設けられた疑似エ
ラー発生信号６を出力する疑似エラー発生部、ＩＢはエ
ラー検出回路１から出力されるエラー発生信号４と疑似
エラー発生部ＩＡから出力される疑似エラー発生信号６
との論理和をとってその結果をエラー処理回路２に出力
するＯＲ回路からなる論理回路で□ある。
ＩＡはシフトフリップフロップ３内に設けられた疑似エ
ラー発生信号６を出力する疑似エラー発生部、ＩＢはエ
ラー検出回路１から出力されるエラー発生信号４と疑似
エラー発生部ＩＡから出力される疑似エラー発生信号６
との論理和をとってその結果をエラー処理回路２に出力
するＯＲ回路からなる論理回路で□ある。
次に動作について説明する。
エラー処理回路２の動作試験を行う場合、シフトバスを
用いて外部から疑似エラー発生部ＩＡを動作させ、疑似
エラー発生部ＩＡから疑似エラー発生信号６すなわち“
１”のレベルの信号を出力する。この疑似エラー発生信
号６が出力されると、ＯＲ回路からなる論理回路ＩＢは
エラー検出回路１から出力されるエラー発生信号４とは
関係なく、その論理和であるところの“１”レベルの信
号をエラー処理回路２に出力する。
用いて外部から疑似エラー発生部ＩＡを動作させ、疑似
エラー発生部ＩＡから疑似エラー発生信号６すなわち“
１”のレベルの信号を出力する。この疑似エラー発生信
号６が出力されると、ＯＲ回路からなる論理回路ＩＢは
エラー検出回路１から出力されるエラー発生信号４とは
関係なく、その論理和であるところの“１”レベルの信
号をエラー処理回路２に出力する。
ここにエラー処理回路２は疑似エラー発生信号６である
“１”のレベルの信号に基づいて所定の処理を行う。こ
の結果エラー処理回路２の動作試験を行うことができる
。
“１”のレベルの信号に基づいて所定の処理を行う。こ
の結果エラー処理回路２の動作試験を行うことができる
。
次に本発明の第２の実施例を説明する。
第２図は本発明の第２の実施例を示す構成図である。第
２図に示すように、この第２の実施例では論理回路ＩＢ
をＡＮＤ回路で構成しである。
２図に示すように、この第２の実施例では論理回路ＩＢ
をＡＮＤ回路で構成しである。
この第２゛の実施例では、エラー検出回路ｌから出力さ
れるエラー検出信号４及び疑似エラー発生部ＩＡから出
力される疑似エラー発生信号６を“０″レベルの信号と
し、′０”レベルの信号がエラー処理回路２に入力され
た時、このエラー処理回路２が所定の処理を行うように
なっている。
れるエラー検出信号４及び疑似エラー発生部ＩＡから出
力される疑似エラー発生信号６を“０″レベルの信号と
し、′０”レベルの信号がエラー処理回路２に入力され
た時、このエラー処理回路２が所定の処理を行うように
なっている。
この場合でも上記第１の実施例と同様にエラー処理回路
２の動作試験を行うことができる。
２の動作試験を行うことができる。
以上説明したようにこの発明によれば、シフトフリップ
フロップに設けられた疑似エラー発生信号を発生する疑
似エラー発生部と、エラー検出回路から出力されるエラ
ー発生信号と上記疑似エラー発生部から出力される疑似
エラー発生信号との論理をとってその結果をエラー処理
回路に出力する論理回路とを備えたので、半導体集積回
路のピン数を増すことなく、エラー処理回路の動作試験
を容易に行うことが出来る。
フロップに設けられた疑似エラー発生信号を発生する疑
似エラー発生部と、エラー検出回路から出力されるエラ
ー発生信号と上記疑似エラー発生部から出力される疑似
エラー発生信号との論理をとってその結果をエラー処理
回路に出力する論理回路とを備えたので、半導体集積回
路のピン数を増すことなく、エラー処理回路の動作試験
を容易に行うことが出来る。
第１図はこの発明の一実施例を示す構成図、第２図はこ
の発明の他の実施例を示す構成図、第３図は従来の動作
試験回路の構成図である。 図において１はエラー検出回路、２はエラー処理回路、
３はシフトフリップフロップ、４はエラー先住信号、５
は半導体集積回路、６は疑似エラー発生信号、ＩＡは疑
似エラー発生部、１Ｂは論理回路である。 なお各図中、同一符号は１．同一または相当部分を示す
ものとする。 代理人 大 岩 増 雄（ほか２名）手続補正
書伯如 １．事件の表示 特願昭６１−１９９３０９号２、
発明の名称 ｗＡｗＭｇｌＩ ３、補正をする者 ５、補正の対象 図面の欄。 ６、補正の内容 （１）図面、第１図、第２図を別紙のとおり補正する。 以上
の発明の他の実施例を示す構成図、第３図は従来の動作
試験回路の構成図である。 図において１はエラー検出回路、２はエラー処理回路、
３はシフトフリップフロップ、４はエラー先住信号、５
は半導体集積回路、６は疑似エラー発生信号、ＩＡは疑
似エラー発生部、１Ｂは論理回路である。 なお各図中、同一符号は１．同一または相当部分を示す
ものとする。 代理人 大 岩 増 雄（ほか２名）手続補正
書伯如 １．事件の表示 特願昭６１−１９９３０９号２、
発明の名称 ｗＡｗＭｇｌＩ ３、補正をする者 ５、補正の対象 図面の欄。 ６、補正の内容 （１）図面、第１図、第２図を別紙のとおり補正する。 以上
Claims (1)
- シフトバスを構成するシフトフリップフロップと、エラ
ーが発生した時エラー検出回路から発生するエラー発生
信号を検出し、所定の処理を行うエラー処理回路とを備
えた動作試験回路において、上記シフトフリップフロッ
プに設けられた疑似エラー発生信号を発生する疑似エラ
ー発生部と、上記エラー検出回路から発生するエラー発
生信号と上記疑似エラー発生部から発生する疑似エラー
発生信号との論理をとってその論理の結果を上記エラー
処理回路に出力する論理回路とを備えたことを特徴とす
る動作試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61199309A JPS6355477A (ja) | 1986-08-26 | 1986-08-26 | 動作試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61199309A JPS6355477A (ja) | 1986-08-26 | 1986-08-26 | 動作試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6355477A true JPS6355477A (ja) | 1988-03-09 |
Family
ID=16405657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61199309A Pending JPS6355477A (ja) | 1986-08-26 | 1986-08-26 | 動作試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6355477A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600661A (en) * | 1989-05-16 | 1997-02-04 | Canon Kabushiki Kaisha | Device for processing transmitted digital video signal |
-
1986
- 1986-08-26 JP JP61199309A patent/JPS6355477A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5600661A (en) * | 1989-05-16 | 1997-02-04 | Canon Kabushiki Kaisha | Device for processing transmitted digital video signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0006328B2 (en) | System using integrated circuit chips with provision for error detection | |
| JPS6355477A (ja) | 動作試験回路 | |
| JPH03238533A (ja) | マイクロコンピュータ | |
| JP2002350509A (ja) | 半導体装置 | |
| JPS6284363A (ja) | マイクロプロセツサ | |
| JPH0750149B2 (ja) | シフトレジスタのテスト方法 | |
| JPH09127203A (ja) | 論理集積回路の故障テスト方法及び論理集積回路 | |
| KR960012981B1 (ko) | 전송시스템의 장애 발생/해제 실시간 처리회로 | |
| JPS59204336A (ja) | フレ−ム同期回路の誤接続検査回路 | |
| JPH01171033A (ja) | 演算装置 | |
| JPH08161150A (ja) | 電子計算装置 | |
| JPS63253274A (ja) | 論理集積回路 | |
| JPS62209628A (ja) | プロセサバスにおけるバリテイチエツク回路 | |
| JPH0331233B2 (ja) | ||
| JPS62225970A (ja) | シリアルデ−タ検査装置 | |
| JPH04141745A (ja) | 半導体集積回路装置 | |
| JPH0298218A (ja) | データ圧縮回路 | |
| JPH0682148B2 (ja) | テストパターン発生器 | |
| JP2002311112A (ja) | 半導体試験方法 | |
| JPH04352238A (ja) | 半導体集積回路 | |
| JPS6198449A (ja) | 集積回路 | |
| JPS60239839A (ja) | 擬似障害発生装置 | |
| JPS62214375A (ja) | パルス検出方法及びその回路 | |
| JPH02162274A (ja) | 論理回路の診断処理回路 | |
| JPH0542015B2 (ja) |