JPS6355647A - カ−トリツジ - Google Patents
カ−トリツジInfo
- Publication number
- JPS6355647A JPS6355647A JP20111886A JP20111886A JPS6355647A JP S6355647 A JPS6355647 A JP S6355647A JP 20111886 A JP20111886 A JP 20111886A JP 20111886 A JP20111886 A JP 20111886A JP S6355647 A JPS6355647 A JP S6355647A
- Authority
- JP
- Japan
- Prior art keywords
- address
- cartridge
- register
- rom
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はマイクロコンピュータシステムに取りつけられ
、デジタルメモリ分野でアドレスを伝達する所定数の信
号ラインを用い、メモリマネジメントユニット（Ｍ Ｍ
Ｕ）を僅えたメモリ装置のカートリッジに関するもの
である。
、デジタルメモリ分野でアドレスを伝達する所定数の信
号ラインを用い、メモリマネジメントユニット（Ｍ Ｍ
Ｕ）を僅えたメモリ装置のカートリッジに関するもの
である。
本発明のカートリッジは、具体的にはビデオゲーム装置
のカートリッジやＩＣカードなどに利用される。
のカートリッジやＩＣカードなどに利用される。
（従来の技術）
ビデオゲーム装置に着脱自在に取りつけられるカートリ
ッジにおいて１通常のアドレス動作によりアドレスでき
るメモリスペース以上に使用可能なメモリスペースを拡
張するものが提案されている（特開昭５９−１１２３５
２号参照）。
ッジにおいて１通常のアドレス動作によりアドレスでき
るメモリスペース以上に使用可能なメモリスペースを拡
張するものが提案されている（特開昭５９−１１２３５
２号参照）。
その提案されたカートリッジでは、基本アドレスライン
上のアドレス信号の切換えに応答してメモリ場所とアド
レス信号間の対応を変化させるようにしている。
上のアドレス信号の切換えに応答してメモリ場所とアド
レス信号間の対応を変化させるようにしている。
しかしながら、上記のカートリッジではメモリ場所とア
ドレス信号との間の対応関係を変化させる数が増せば増
すほど、その切換えに使われるアドレス信号が増加して
いき、メモリ本来に使うことのできるアドレススペース
が減少していくという欠点がある。
ドレス信号との間の対応関係を変化させる数が増せば増
すほど、その切換えに使われるアドレス信号が増加して
いき、メモリ本来に使うことのできるアドレススペース
が減少していくという欠点がある。
（目的）
本発明は、メモリ本来に使用可能なメモリスペースを、
アドレス信号ラインで供給されるアドレス信号による通
常のアドレス動作でアドレスできるメモリスペース以上
に拡張するとともに、メモリ場所とアドレス信号間の対
応関係の切換えに関し、１個のアドレス信号で３個以上
の複数の切換えを可能にして、メモリに使用できるアド
レススペースの減少を最少に止めることを目的とするも
のである。
アドレス信号ラインで供給されるアドレス信号による通
常のアドレス動作でアドレスできるメモリスペース以上
に拡張するとともに、メモリ場所とアドレス信号間の対
応関係の切換えに関し、１個のアドレス信号で３個以上
の複数の切換えを可能にして、メモリに使用できるアド
レススペースの減少を最少に止めることを目的とするも
のである。
（構成）
本発明のカートリッジでは、特定のアドレスにレジスタ
を置き、データバスを介してそのレジスタへ切換え用の
信号を表わすデータを書き込むことによって、メモリ場
所とアドレスの対応関係を変え、１個のアドレスで複数
個の対応関係を変えることを可能にする。
を置き、データバスを介してそのレジスタへ切換え用の
信号を表わすデータを書き込むことによって、メモリ場
所とアドレスの対応関係を変え、１個のアドレスで複数
個の対応関係を変えることを可能にする。
すなわち、本発明のカートリッジは、アドレスバス、デ
ータバス並びに読出し及び書込みに必要な制御信号を有
するマイクロコンピュータシステムの装着本体に着脱自
在のカートリッジであって、このカートリッジを装置本
体に装着した際、アドレスバス、データバス及び制御信
号ラインをこのカートリッジと装置本体の間で電気的に
結合可能とするコネクタと、装置本体から供給されるア
ドレス信号に対応する場所にデータを蓄積しているメモ
リ装置と、装置本体から供給される特定のアドレス信号
に対応する場所にレジスタを設け、そのレジスタにデー
タを書き込むことによって前記メモリ装置のメモリ場所
とアドレス信号との間の対応関係を変化させる制御手段
とを備えている。
ータバス並びに読出し及び書込みに必要な制御信号を有
するマイクロコンピュータシステムの装着本体に着脱自
在のカートリッジであって、このカートリッジを装置本
体に装着した際、アドレスバス、データバス及び制御信
号ラインをこのカートリッジと装置本体の間で電気的に
結合可能とするコネクタと、装置本体から供給されるア
ドレス信号に対応する場所にデータを蓄積しているメモ
リ装置と、装置本体から供給される特定のアドレス信号
に対応する場所にレジスタを設け、そのレジスタにデー
タを書き込むことによって前記メモリ装置のメモリ場所
とアドレス信号との間の対応関係を変化させる制御手段
とを備えている。
以下、実施例について本発明を具体的に説明する。
第１図は、本発明をビデオゲーム装置のカートリッジに
適用した例を表わしている。
適用した例を表わしている。
２はビデオゲーム装置、４は一実施例としてのカートリ
ッジであり、カートリッジ４はコネクタ（図示路）によ
りビデオゲーム装置２に着脱自在に取りつけられるよう
になっている。
ッジであり、カートリッジ４はコネクタ（図示路）によ
りビデオゲーム装置２に着脱自在に取りつけられるよう
になっている。
ビデオゲーム装置２にはゲーム電子装置６と、そのゲー
ム電子装置６を制御するＭＰ’Ｕ（マイクロ・プロセッ
サ・ユニット）８が設けられている。
ム電子装置６を制御するＭＰ’Ｕ（マイクロ・プロセッ
サ・ユニット）８が設けられている。
ゲーム電子装置６とＭＰＵ８は互いにアドレスバス１０
．データバス１２及びＲ／Ｗ （読出し及び書込み）な
どの制御信号ライン１４により接続されている。ゲーム
電子装置６とＭＰＵ８はビデオゲームディスプレイ用の
画像を発生する。
．データバス１２及びＲ／Ｗ （読出し及び書込み）な
どの制御信号ライン１４により接続されている。ゲーム
電子装置６とＭＰＵ８はビデオゲームディスプレイ用の
画像を発生する。
カートリッジ４にはＭ Ｐ Ｕ ８の動作を指示するプ
ログラム命令を記憶しているＲＯＭ＋ −ＲＯＭｎ （
１６−１〜１６−Ｎ）と、アドレス変換装置１８が搭載
されている。アドレス変換装＠１８にはレジスタとアド
レスデコーダとが内蔵されている。ＲＯＭ＋〜ＲＯＭｎ
及びアドレス変換装置１８にはアドレスバス１０、デー
タバス１２及び制御信号ライン１４が接続され、カート
リッジ４のアドレスバス１０、データバス１２及び制御
信号ライン１４はコネクタ（図示路）を介してビデオゲ
ーム装置２のアドレスバス１０．データバス１２及び制
御信号ライン１４に接続されるようになっている。
ログラム命令を記憶しているＲＯＭ＋ −ＲＯＭｎ （
１６−１〜１６−Ｎ）と、アドレス変換装置１８が搭載
されている。アドレス変換装＠１８にはレジスタとアド
レスデコーダとが内蔵されている。ＲＯＭ＋〜ＲＯＭｎ
及びアドレス変換装置１８にはアドレスバス１０、デー
タバス１２及び制御信号ライン１４が接続され、カート
リッジ４のアドレスバス１０、データバス１２及び制御
信号ライン１４はコネクタ（図示路）を介してビデオゲ
ーム装置２のアドレスバス１０．データバス１２及び制
御信号ライン１４に接続されるようになっている。
アドレス変換装置１８とＲＯＭ＋〜ＲＯＭ ｎの間には
アドレス変換装置１８により作成される信号を供給する
信号ライン２０が設けられている。
アドレス変換装置１８により作成される信号を供給する
信号ライン２０が設けられている。
カートリッジ内４のメモリ数（アドレス対応が変化する
メモリブロック数：バンク数ともいう）によって、信号
ライン２０の本数が異なってくる。
メモリブロック数：バンク数ともいう）によって、信号
ライン２０の本数が異なってくる。
本実施例において、まず、ビデオゲーム装置２からカー
トリッジ４のアドレス変換装置１８内のレジスタにバン
ク切換え用のデータが書き込まれ、このレジスタの出力
でアドレス変換装［１８に入力されているアドレスが修
飾される。アドレス変換装置１８のレジスタの出力は、
アドレス変換装置１８内のアドレスデコーダによりデコ
ードされてカートリッジ４中のＲＯＭ １〜ＲＯＭｎの
選択信号ＣＳなどになり、どのＲＯＭ＋〜ＲＯＭｎが選
択されるのかを決定する。
トリッジ４のアドレス変換装置１８内のレジスタにバン
ク切換え用のデータが書き込まれ、このレジスタの出力
でアドレス変換装［１８に入力されているアドレスが修
飾される。アドレス変換装置１８のレジスタの出力は、
アドレス変換装置１８内のアドレスデコーダによりデコ
ードされてカートリッジ４中のＲＯＭ １〜ＲＯＭｎの
選択信号ＣＳなどになり、どのＲＯＭ＋〜ＲＯＭｎが選
択されるのかを決定する。
次に第２図を用いてアドレススペースの拡大方法を示す
。
。
この例ではビデオゲーム装置２内のＭ Ｐ Ｕ ８は８
ビツト機とし、データバス幅８ビツト、アドレスバスを
１６本とする。そこで何ら手を加えない場合には、第２
図（Ａ）のように、「００００」〜ｒＦＦＦＦＪ （
１６進表示）番地まで、すなわち２１６バイト＝ ６
ｌＩ Ｋバイトまでアクセスできる。
ビツト機とし、データバス幅８ビツト、アドレスバスを
１６本とする。そこで何ら手を加えない場合には、第２
図（Ａ）のように、「００００」〜ｒＦＦＦＦＪ （
１６進表示）番地まで、すなわち２１６バイト＝ ６
ｌＩ Ｋバイトまでアクセスできる。
第２図（Ｂ）のようにアドレスｒ８０００Ｊ〜ｒＦ Ｆ
Ｆ ＦＪの３２にバイトのアドレススペースがカート
リッジ４のＲＯＭ＋−ＲＯＭｎに割り当てられた場合、
ｒｃＯＯＯＪ番地にアドレス変換装置１８のレジスタを
置き、この番地でレジスタに８ビツトでデータを書き込
み、このレジスタの出力をデコードしてＲＯＭ＋〜ＲＯ
Ｍ ｎのＣＳ信号すなわちアドレスの上位ビットを作る
。このようにすればビデオゲーム装置２のＭＰＵ８がア
ドレスｒ８０００Ｊ〜ｒＢ Ｆ Ｆ ＦＪをアクセスし
た場合、アドレス変換装置１８内のレジスタの内容によ
ってＲＯＭ １− ＲＯＭｎが選択され、ＭＰＵ８から
見ればアドレススペースが拡大したことになる。
Ｆ ＦＪの３２にバイトのアドレススペースがカート
リッジ４のＲＯＭ＋−ＲＯＭｎに割り当てられた場合、
ｒｃＯＯＯＪ番地にアドレス変換装置１８のレジスタを
置き、この番地でレジスタに８ビツトでデータを書き込
み、このレジスタの出力をデコードしてＲＯＭ＋〜ＲＯ
Ｍ ｎのＣＳ信号すなわちアドレスの上位ビットを作る
。このようにすればビデオゲーム装置２のＭＰＵ８がア
ドレスｒ８０００Ｊ〜ｒＢ Ｆ Ｆ ＦＪをアクセスし
た場合、アドレス変換装置１８内のレジスタの内容によ
ってＲＯＭ １− ＲＯＭｎが選択され、ＭＰＵ８から
見ればアドレススペースが拡大したことになる。
なお、第２図でアドレスｒｏ ＯＯＯＪ〜「８０００」
はＲＡＭなどに使用され、アドレス「Ｃ００１」〜ｒＦ
Ｆ Ｆ ＦＪはＭＰＵ８が必ずもっている内容、例え
ばリセット、割込みベクターなどをＲＯＭ １からアク
セスするために使用される。
はＲＡＭなどに使用され、アドレス「Ｃ００１」〜ｒＦ
Ｆ Ｆ ＦＪはＭＰＵ８が必ずもっている内容、例え
ばリセット、割込みベクターなどをＲＯＭ １からアク
セスするために使用される。
第２図でＲＯＭ＋は２５６にビット、ＲＯＭ２゜ＲＯＭ
ｓ 、 ＲＯＭ ４− ・・・は１２８にビｙ ト（
７）ＲＯＭ製品を使う場合のアドレスラインの結線の例
を第３図に示す。Ｒ／Ｗなどの制御信号ラインの図示は
省略しである。
ｓ 、 ＲＯＭ ４− ・・・は１２８にビｙ ト（
７）ＲＯＭ製品を使う場合のアドレスラインの結線の例
を第３図に示す。Ｒ／Ｗなどの制御信号ラインの図示は
省略しである。
８ビツトのＭＰＵ８のメモリスペースはＡＯ〜Ａ１５（
アドレス１６本）で６４にバイト（６４ＫＸ８ビツト）
である。したがって、アドレスｒｏ Ｏ００Ｊ〜ｒＦＦ
ＦＦＪまでアクセス可能である。
アドレス１６本）で６４にバイト（６４ＫＸ８ビツト）
である。したがって、アドレスｒｏ Ｏ００Ｊ〜ｒＦＦ
ＦＦＪまでアクセス可能である。
第２図ではＲＯＭ＋はｒ８０００Ｊ〜ｒＦＦＦＦＪ
（３２にバイト＝２５６にビット）に配置されている。
（３２にバイト＝２５６にビット）に配置されている。
ＲＯＭ２〜ＲＯＭｎはｒｆ３０００Ｊ 〜ｒＢＦＦＦＪ
に配置されているので、このままだとＲＯＭ ｌとＲＯ
Ｍ２〜ＲＯＭｎの間でデータバスの衝突が起こる。第２
図のようにｒｃＯＯＯＪ番地にバンク切換用レジスタを
置き、このレジスタ出力を利用してデータバスの衝突を
回避すると同時にメモリ空間の拡張を行なう。
に配置されているので、このままだとＲＯＭ ｌとＲＯ
Ｍ２〜ＲＯＭｎの間でデータバスの衝突が起こる。第２
図のようにｒｃＯＯＯＪ番地にバンク切換用レジスタを
置き、このレジスタ出力を利用してデータバスの衝突を
回避すると同時にメモリ空間の拡張を行なう。
ＲＯＭ ＋にはアドレスＡＱ−Ａ１４をアドレスとして
入力し、アドレスＡ１５をチップセレクト信号Ｏ８とし
て入力する。ＲＯＭ＝〜ＲＯＭｎにはアドレスＡＯ〜Ａ
１３をアドレスとして入力する。また、アドレス変換装
置１８にはアドレスＡＯ〜Ａ１５を入力し、データバス
１２からデータｄＯ〜ｄ８を入力し、アドレス変換装置
１８のデコニダの出力Ｙ２〜Ｙｎをチップセレクト信号
Ｃ８としてＲＯＭ２〜ＲＯＭｎに供給する。
入力し、アドレスＡ１５をチップセレクト信号Ｏ８とし
て入力する。ＲＯＭ＝〜ＲＯＭｎにはアドレスＡＯ〜Ａ
１３をアドレスとして入力する。また、アドレス変換装
置１８にはアドレスＡＯ〜Ａ１５を入力し、データバス
１２からデータｄＯ〜ｄ８を入力し、アドレス変換装置
１８のデコニダの出力Ｙ２〜Ｙｎをチップセレクト信号
Ｃ８としてＲＯＭ２〜ＲＯＭｎに供給する。
第２図でＲＯＭ１〜ＲＯＭｎの全てに２５６にビット（
３２にバイト）の製品を使う場合のアドレスラインの結
線の例を第４図に示す。ここでもＲ／Ｗなどの制御信号
ラインの図示は省略しである。
３２にバイト）の製品を使う場合のアドレスラインの結
線の例を第４図に示す。ここでもＲ／Ｗなどの制御信号
ラインの図示は省略しである。
アドレスｒ８０００Ｊ〜ｒＢ Ｆ Ｆ ＦＪは１６にバ
イトしかないので、３２にバイトのＲＯＭの製品は１個
を２ブロツクすなわち２分割して使う。
イトしかないので、３２にバイトのＲＯＭの製品は１個
を２ブロツクすなわち２分割して使う。
第２図のようにＲＯＭ＝〜ＲＯＭｎをそれぞれ＃１と＃
２に分ける。
２に分ける。
第３図の場合と同様に、ＲＯＭ＋にはアドレスＡＯ−Ａ
１４をアドレスとして入力し、アはレスＡ１５をチップ
セレクト信号Ｏ８として入力する。
１４をアドレスとして入力し、アはレスＡ１５をチップ
セレクト信号Ｏ８として入力する。
ＲＯＭ：〜ＲＯＭｎにはアドレスＡＯ−ＡＩ３をアドレ
スとして入力する。
スとして入力する。
ただし、この場合、アドレス変換装置１８のレジスタと
して、バンク切換え用レジスタ２２−１に加えて、アド
レス切換用レジスタ２２−２が必要になる。バンク切換
え用レジスタ２２−１をｒｃＯＯＩＪ番地に置き、アド
レス切換え用レジスタ２２−２を「ＣｏＯ２」番地に置
くものとする。ただし、使用するＲ ＯＭの個数が少な
い場合には、新たにアドレス切換用レジスタ２２−２を
設けなくてもバンク切換え用レジスタ２２−１の使って
いないビットを利用することも可能である。
して、バンク切換え用レジスタ２２−１に加えて、アド
レス切換用レジスタ２２−２が必要になる。バンク切換
え用レジスタ２２−１をｒｃＯＯＩＪ番地に置き、アド
レス切換え用レジスタ２２−２を「ＣｏＯ２」番地に置
くものとする。ただし、使用するＲ ＯＭの個数が少な
い場合には、新たにアドレス切換用レジスタ２２−２を
設けなくてもバンク切換え用レジスタ２２−１の使って
いないビットを利用することも可能である。
アドレス変換装置１８のバンク切換え用レジスタ２２−
１及びアドレス切換え用レジスタ２２−２にはアドレス
ＡＯ〜Ａ１５を入力し、データバス１２からデータｄＯ
〜ｄ８を入力する。バンク切換え用レジスタ２２−１の
デコード出力Ｙ：〜Ｙｎはチップセレクト信号Ｃ８とし
てＲＯＭ＝〜ＲＯＭ ｎに供給し、アドレス切換え用レ
ジスタ２２−２の出力はアドレスＡ１４としてＲＯＭ：
？〜ＲＯＭｎに供給する。
１及びアドレス切換え用レジスタ２２−２にはアドレス
ＡＯ〜Ａ１５を入力し、データバス１２からデータｄＯ
〜ｄ８を入力する。バンク切換え用レジスタ２２−１の
デコード出力Ｙ：〜Ｙｎはチップセレクト信号Ｃ８とし
てＲＯＭ＝〜ＲＯＭ ｎに供給し、アドレス切換え用レ
ジスタ２２−２の出力はアドレスＡ１４としてＲＯＭ：
？〜ＲＯＭｎに供給する。
（効果）
本発明のカートリッジでは、プログラムＲＯＭの他にレ
ジスタを追加することにより、メモリ容量を増大させる
ことができ、複雑なプログラムも実現可能になる。
ジスタを追加することにより、メモリ容量を増大させる
ことができ、複雑なプログラムも実現可能になる。
そして、メモリ容量を増大させることに必要となるアド
レス信号の数が少なくてすむ利点がある。
レス信号の数が少なくてすむ利点がある。
第１図は本発明の一実施例を示すブロック図、第２図は
同実施例の動作を説明する概略図、第３図及び第４図は
それぞれ実施例におけるアドレスラインの結線を示すブ
ロック図である。 ２・・・・・・ビデオゲーム装置、 ４・・・・・・カートリッジ、 ６・・・・・・ゲーム電子装置、 ８・・・・・・ＭＰＵ、 １０・・・・・・アドレスバス、 １２・・・・・・データバス、 １４・・・・・・制御信号ライン、 １６−１〜１６−Ｎ・・・・・・ＲＯＭ、１８・・・・
・・アドレス変換装置、 ２２−１・・・・・・バンク切換えレジスタ、２２−２
・・・・・・アドレス切換えレジスタ。
同実施例の動作を説明する概略図、第３図及び第４図は
それぞれ実施例におけるアドレスラインの結線を示すブ
ロック図である。 ２・・・・・・ビデオゲーム装置、 ４・・・・・・カートリッジ、 ６・・・・・・ゲーム電子装置、 ８・・・・・・ＭＰＵ、 １０・・・・・・アドレスバス、 １２・・・・・・データバス、 １４・・・・・・制御信号ライン、 １６−１〜１６−Ｎ・・・・・・ＲＯＭ、１８・・・・
・・アドレス変換装置、 ２２−１・・・・・・バンク切換えレジスタ、２２−２
・・・・・・アドレス切換えレジスタ。
Claims (1)
- （１）アドレスバス、データバス並びに読出し及び書込
みに必要な制御信号を有するマイクロコンピュータシス
テムの装着本体に着脱自在のカートリッジであって、 このカートリッジを装置本体に装着した際、アドレスバ
ス、データバス及び制御信号ラインをこのカートリッジ
と装置本体の間で電気的に結合可能とするコネクタと、 装置本体から供給されるアドレス信号に対応する場所に
データを蓄積しているメモリ装置と、装置本体から供給
される特定のアドレス信号に対応する場所にレジスタを
設け、このレジスタにデータを書き込むことによって前
記メモリ装置のメモリ場所とアドレス信号間の対応を変
化させる制御手段とを備えたカートリッジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20111886A JPS6355647A (ja) | 1986-08-26 | 1986-08-26 | カ−トリツジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20111886A JPS6355647A (ja) | 1986-08-26 | 1986-08-26 | カ−トリツジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6355647A true JPS6355647A (ja) | 1988-03-10 |
Family
ID=16435701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20111886A Pending JPS6355647A (ja) | 1986-08-26 | 1986-08-26 | カ−トリツジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6355647A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591030A (en) * | 1978-12-29 | 1980-07-10 | Fujitsu Ltd | Address extending system of microprocessor |
| JPS59112352A (ja) * | 1981-05-07 | 1984-06-28 | アタリ・インコ−ポレ−テツド | カ−トリツジ |
-
1986
- 1986-08-26 JP JP20111886A patent/JPS6355647A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591030A (en) * | 1978-12-29 | 1980-07-10 | Fujitsu Ltd | Address extending system of microprocessor |
| JPS59112352A (ja) * | 1981-05-07 | 1984-06-28 | アタリ・インコ−ポレ−テツド | カ−トリツジ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966727A (en) | Combination flash memory and dram memory board interleave-bypass memory access method, and memory access device incorporating both the same | |
| JP3519954B2 (ja) | チップイネーブル信号生成回路及びメモリ装置 | |
| US4608632A (en) | Memory paging system in a microcomputer | |
| EP0134968B1 (en) | Memory access system in a computer accommodating an add-on memory | |
| KR960025089A (ko) | 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법 및 데이타 프로세서 | |
| JPS6355647A (ja) | カ−トリツジ | |
| JP2591514B2 (ja) | １チップメモリデバイス | |
| US6202140B1 (en) | Memory addressing system and method therefor | |
| US6430647B1 (en) | Data processing system for use in conjunction with a font card or the like | |
| JPH0731720B2 (ja) | Ｉｃカ−ドのリ−ダ−・ライタ− | |
| JPS63282870A (ja) | メモリユニットのアドレス指定方式 | |
| JPS60128543A (ja) | アドレス交換仮想記憶装置 | |
| JPH01144140A (ja) | メモリボードのアロケーション方式 | |
| JPH07334415A (ja) | メモリモジュール | |
| JP2581484B2 (ja) | データ処理システム | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| KR0118343Y1 (ko) | 메모리카드 제어장치 | |
| JPS62256142A (ja) | メモリ拡張方式 | |
| JPS6320551A (ja) | メモリ装置 | |
| JPH09297707A (ja) | 記憶装置の駆動方法とその装置 | |
| KR940022266A (ko) | 데이타전송 제어신호 발생장치 | |
| JPH03121545A (ja) | Ｉｃメモリカード | |
| KR19980025617A (ko) | 어드레스 스페이스 확장 방법 및 그 장치 | |
| JPS637595A (ja) | リ−ドオンリメモリ | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ |