JPS6356767A

JPS6356767A - 掛算器

Info

Publication number: JPS6356767A
Application number: JP20247286A
Authority: JP
Inventors: Kazuyuki Saijo; 和幸西城
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-08-28
Filing date: 1986-08-28
Publication date: 1988-03-11
Anticipated expiration: 2012-01-08
Also published as: JP2569497B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】人、産業上の利用分野本発明は、周波数変換機能を有する掛算器に関し、特に
低電圧で動作する掛算器に関する。

Ｂ１発明の爪要本発明は、所要の掛算出力を得る掛算器において、第１
の信号が入力される第１のトランジスタのコレクタ出力
を第２のトランジスタのベースに入力して第２の信号が
ベースに入力される第３のトランジスタと上記第２のト
ランジスタをエミッタ共通接続することにより、低電圧
での動作を確保するものである。

Ｃ９従来の技術従来、掛算器としては、第２図に示すような、二重平衡
変調器がある。

この第２図に示す二重平衡変調器について簡単に説明す
ると、トランジスタＱ２１．Ｑ２２．Ｑ２３、Ｑ２４．
Ｑ２５．Ｑ２６．Ｑ２７によって構成され、トランジス
タＱ２１．Ｑ２２及びＱ２５．Ｑ２６は差動増幅するト
ランジスタ対であり、トランジスタＱ２３．Ｑ２７は、
それぞれベースに互いに逆相の入力信号（Ｓ　Ｉ　ＧＮ
ＡＬ）が入力され、トランジスタＱ２４は定電流源とし
て機能する。搬送波等の局部発振信号（ＬＯＣＡＬ）は
、それぞれ電源電位Ｖｃｃに対して負荷Ｒ２１、Ｒ２６
を介してコレクタが接続される上記トランジスタＱ２１
及びＱ２６のベースに互いに逆相の信号で入力される。

そして、掛算出力（○ＵＴＰｔＪＴ）は、上記トランジ
スタＱ２１及びＱ２６のそれぞれコレクタから取り出さ
れている。

Ｄ１発明が解決しようとする問題点このような構成の二重平衡変調器は、電源電位Ｖｃｃが
例えばＩＶ程度の低電位となったときには、十分に動作
できないという問題が生ずる。

即ち、例えば電源電位Ｖｃｃを仮にＩＶとしたときには
、トランジスタＱ２４、トランジスタＱ２３、トランジ
スタＱ２１　（他のトランジスタも同様）の飽和状筋の
コレクターエミッタ間電圧Ｖｃｅ（ｓａｔ）はそれぞれ
０．２’Ｖ程度であり、従って、掛算出力の最大値と最
小値の差が０．４ｖ程度しか得られないことになる。

電子機器、ＩＣの低電圧化が進む現状では、低い電圧で
もダイナミックレンジを確保する必要があり、低い電圧
でも十分な動作をする掛算器が望まれている。

そこで、本発明は上述の技術的課題に鑑み、低電圧でも
十分に動作できる掛算器の提供を目的とする。

Ｅ８問題点を解決するための手段本発明は、電源電位に負荷を介してコレクタが接続され
、エミッタが定電流源に接続される第１のトランジスタ
と、エミッタが共に定電流源に接続されトランジスタ対
を構成する第２、第３のトランジスタとを有し、上記第
１のトランジスタのコレクタは上記第２のトランジスタ
のベースに接続され、上記第１のトランジスタのベース
に第１の信号が入力されると共に、上記第３のトランジ
スタのベースに第２の信号が入力されて、所要の掛算出
力を得る掛算器により上述の問題点を解決する。

Ｆ１作用本発明の掛算器は、第１の信号が入力される第１のトラ
ンジスタは、ミキサーとして機能する第２及び第３のト
ランジスタとは、電源電位ＶＣＣと接地との間で多段接
続の関係にならず、このため、１つのトランジスタのコ
レクターエミッタ間電圧Ｖｃｅ（ｓａｔ）の分だけダイ
ナミックレンジを拡げることができる。

Ｇ、実施例本発明の好適な実施例を図面を参照しながら説明する。

本発明のｌ）算器としての実施例は、第１図に示すよう
な２重平衡変調器の例であり、例えば１■程度の低電圧
でも動作特性の良好な二重平衡変調器である。

まず、第１図に示すように、本実施例の二重平衡変調器
は、電源電位Ｖｃｃに負荷例えばＲ３を介してコレクタ
が接続され、そのエミッタが定電流源例えばトランジス
タＱ１４に接続される第１のトランジスタ例えばＱｌｌ
を有し、さらに、定電流源例えばトランジスタＱ１５に
エミッタが共に接続されたトランジスタ対を構成する第
２．第３のトランジスタ例えばＱ３．Ｑ４を有している
。

また、第１のトランジスタ例えばＱｌｌのコレクタは、
それぞれ上記第２のトランジスタ例えばＱ３のベースに
接続されている。

そして、上記第１のトランジスタＱｌｌのベースには、
第１の信号である入力信号（ＳＩＧＮＡＬ）が入力され
ると共に、上記第３のトランジスタ例えばＱ４のベース
に第２の信号（ＬＯＣＡＬ）が入力されて、所定の変調
された出力信号（○ｔＪＴＰＵＴ）が例えば１氏抗Ｒ４
と例えばトランジスタＱ３の中点より取り出されている
。

すなわち、本実施例の掛算器としての二重平衡変調器は
、第２のトランジスタと第３のトランジスタとからなる
トランジスタ対を４組設けている、この４組のトランジ
スタ対は、トランジスタＱ３、Ｑ４からなるトランジス
タ対と、トランジスタＱ６．Ｑ５からなるトランジスタ
対と、トランジスタＱ７．Ｑ８からなるトランジスタ対
と、トランジスタＱＩＯ，Ｑ９からなるトランジスタ対
であって、それぞれエミッタ共通接続された差動トラン
ジスタ対として設けられている。このように４組の差動
トランジスタ対を設けることで入力信号と局部発振信号
のそれぞれ正相と逆相の信号を取り扱うことができ、二
重平衡変調出力を得ることができる。そして、さらに上
記トランジスタＱ３．Ｑ４と上記トランジスタＱ５．Ｑ
６の各共通接続されたエミッタは、さらに共通に接続さ
れて、定電流源として機能するトランジスタＱ１５に接
続され、このトランジスタＱ１５はｆｉ？ＷＲ９を介し
て接地されている。また、上記トランジスタＱ７．Ｑ８
と上記トランジスタＱ９．ＱＩＯの各共通接続されたエ
ミッタは、さらに共通に接続されて、定電流源として機
能するトランジスタＱ１６に接続され、このトランジス
タＱ１６は負荷ＲＩＯを介して接地されている。

第１のトランジスタとしてのトランジスタＱ１１はもう
１つの第１のトランジスタとしてのトランジスタＱ１２
とエミッタ共通接続されて差動トランジスタ対を構成し
、この共通接続されたエミッタは定電流源として機能す
るトランジスタＱ１４と接続され、該トランジスタＱ１
４は負荷８を介して接地されている。さらに電源電位Ｖ
ＣＣと負荷Ｒ３を介して接続するトランジスタＱｌｌの
コレクタは上記トランジスタＱ３、Ｑｌｌのそれぞれベ
ースと接続されており、また、電源電位Ｖｃｃと負荷Ｒ
５を介して接続するトランジスタＱ１２のコレクタは上
記トランジスタＱ６、Ｑ７のそれぞれベースと接続され
ている。そして、トランジスタＱｌｌとトランジスタＱ
１２には互いに逆相の入力信号（ＳＩＧＮＡＬ）がベー
スに入力される。

第２の信号としての局部発振信号（ＬＯＣＡＬ）は、エ
ミッタ共通接続されたトランジスタＱ１、Ｑ２のトラン
ジスタ対に互いに逆相の信号で入力され、上記共通接続
されたエミッタは定電流源として機能し負荷Ｒ７を介し
て接地されるトランジスタＱ１３と接続されている。さ
らに電源電位Ｖｃｃと負荷Ｒ１を介して接続するトラン
ジスタＱ１のコレクタは上記トランジスタＱ４、Ｑ５の
それぞれベースと接続されており、また、電源電位ＶＣ
Ｃと負荷Ｒ２を介して接続するトランジスタＱ２のコレ
クタは上記トランジスタＱ８、Ｑ９のそれぞれベースと
接続されている。

上記第２のトランジスタとしてのトランジスタＱ３のコ
レクタは、負荷Ｒ４を介して電源電位■ｃｃと接続し、
さらに上記トランジスタＱ７のコレクタと接続し、これ
が出力端子の一方となる。また、上記第２のトランジス
タとしてのトランジスタＱＩＯのコレクタは、負荷Ｒ６
を介して電源電位ＶＣＣと接続し、さらに上記トランジ
スタＱ６のコレクタと接続し、出力端子の他方となる。

なお、上記定電流源として機能するトランジスタＱ１３
．Ｑ１４．Ｑ１５．Ｑ１６のベースにはバイアス電位（
ＢＩＡＳ）が供給されている。

このような構成を有する本実施例の二重子ｆ％ｊ変開器
において、上記第１のトランジスタＱ１１゜Ｑ１２は、
入力信号（ＳＩＧＮＡＬ）のバッファとして機能して、
そのコレクタから取り出される出力によって、上記第２
のトランジスタＱ３．Ｑ６、Ｑ７．ＱＩＯを駆動する。

また、局部発振信号（ＬＯＣＡＬ）はバッファアンプと
して機能するトランジスタＱｌ、Ｑ２を介して、窮３の
トランジスタＱ４．Ｑ５．Ｑ８．Ｑ９の各ベースに加え
られ、その動作によって上記第２のトランジスタＱ３．
Ｑ６．Ｑ７．ＱＩＯをスイッチング若しくはそのｇｍ（
相互コンタリクンス）を変化させて、所要の掛算出力を
得ることができる。

このような本実施例の二重平衡変調器においては、所要
の掛算出力を得ることができるが、第１の信号が加えら
れるトランジスタと第２の信号が加えられるトランジス
タとが、電源電位Ｖｃｃと接地との間で多段接続の関係
にならず、そのため例えばＩＶ程度の低電圧でも十分な
動作を可能とする。

すなわち、第２のトランジスタＱ３．Ｑ６．Ｑ７、ＱＩ
Ｏのコレクタの電位が出力の電位となるが、例えば電源
電位Ｖｃｃを１■とした場合に、上記定電流源として機
能するトランジスタＱ１５若しくはＱ１６のコレクター
エミッタ間電圧Ｖ　ｃｅ　（ｓａｔ）がおよそ０．２Ｖ
であり、また、当該第２のトランジスタＱ３．Ｑ６．Ｑ
７．ＱＩＯのコレクターエミッタ間電圧Ｖｃｅ（ｓａｔ
）がおよそ０，２■であることから、その出力電圧（Ｏ
ＵＴ　Ｐ　ＵＴ）の最大値と最小値の電位差はおよそ０
．６Ｖ程度となる。第２図に示すような掛算器と比較し
た場合には、従来の出力電圧（ＯＵＴＰＵＴ）の最大値
と最小値の電位差である０、４ｖを上回るグイナミノク
レンジが容易に得られることが分かる。

このように本実施例の掛算器である二重平衡変調器は、
例えば１Ｖ程度の低電圧でも従来に比し大きな値が得ら
れる。

なお、上述の実施例においては、掛算器の一例として二
重平衡変調器を説′明したが、これに限定されず他の掛
算器に用いても良い。

Ｈ０発明の効果本発明は、第１の信号が入力される第１のトランジスタ
及びミキサーとして機能する第２及び第３のトランジス
タは、電源電位Ｖｃｃと接地との間で多段接続の関係に
ならず、このため例えば１Ｖ程度の低電圧であっても出
力の最大値と最小値の電位差を大きくとることができる
。

【図面の簡単な説明】

第１図は本発明の掛算器の構成の一例としての二重平衡
変調器の回路図、第２図は従来の掛算器の一例を示す回
路図である。Ｑｌｌ、Ｑ１２・・・第１のトランジスタＱ３．Ｑ６．
Ｑ７．ＱＩＯ・・・第２のトランジスタＱ４．Ｑ５．Ｑ８．Ｑ９・・・第３のトランジス特　許
　出　願　人　　ソニー株式会社代理人　　　弁理士　
　　　　小池　見間　　　　　　　　　田村榮−

Claims

【特許請求の範囲】電源電位に負荷を介してコレクタが接続され、エミッタ
が定電流源に接続される第１のトランジスタと、エミッタが共に定電流源に接続されトランジスタ対を構
成する第２、第３のトランジスタとを有し、上記第１のトランジスタのコレクタは上記第２のトラン
ジスタのベースに接続され、上記第１のトランジスタのベースに第１の信号が入力さ
れると共に、上記第３のトランジスタのベースに第２の信号が入力さ
れて、所要の掛算出力を得る掛算器。