JPS6357981B2 - - Google Patents
Info
- Publication number
- JPS6357981B2 JPS6357981B2 JP12719182A JP12719182A JPS6357981B2 JP S6357981 B2 JPS6357981 B2 JP S6357981B2 JP 12719182 A JP12719182 A JP 12719182A JP 12719182 A JP12719182 A JP 12719182A JP S6357981 B2 JPS6357981 B2 JP S6357981B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- reference carrier
- carrier
- modulated wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
- H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
- H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、デイジタル集積回路化に適した分周
波同期検波器に関するものである。
波同期検波器に関するものである。
従来、無線通信でデイジタル伝送を行う場合に
は、位相シフト・キーイングや周波数シフト・キ
ーイングなどのデイジタル角度変調方式がよく用
いられており、これらのデイジタル変調波を低い
誤り率で復調するためには、同期検波器が有効で
あることが知られている。
は、位相シフト・キーイングや周波数シフト・キ
ーイングなどのデイジタル角度変調方式がよく用
いられており、これらのデイジタル変調波を低い
誤り率で復調するためには、同期検波器が有効で
あることが知られている。
第１図はこのような従来例の同期検波器、特に
デイジタル論理素子で構成され、集積回路化に適
した同期検波器の回路図を示すものである。
デイジタル論理素子で構成され、集積回路化に適
した同期検波器の回路図を示すものである。
この同期検波器は、２相位相変調波を検波する
検波器であり、検波出力を得るために基準位相搬
送波を用いて変調波のサンプリング・ホールドを
行うように構成されており、その基準搬送波はコ
スタス・ループで再生されている。
検波器であり、検波出力を得るために基準位相搬
送波を用いて変調波のサンプリング・ホールドを
行うように構成されており、その基準搬送波はコ
スタス・ループで再生されている。
この同期検波器では、入力変調波Vs（ｔ）は入
力端子Ｉを介してＤ形フリツプ・フロツプ１，２
のＤ端子に加えられる。このＤ形フリツプ・フロ
ツプ１，２は、そのＴ端子に位相が入力変調波
Vs（ｔ）の搬送波周波数の0゜と−90゜とに一致する
再生基準搬送波がそれぞれ入力されており、この
Ｔ端子への入力信号の立上り時点で、Ｄ端子へ入
力した入力変調波Vs（ｔ）をサンプリングしてこ
れをＱ端子に送り、次の立上り時点までホールド
するように作用するものであり、これにより、検
波器出力端子O1には２値検波出力を得ることが
できる。
力端子Ｉを介してＤ形フリツプ・フロツプ１，２
のＤ端子に加えられる。このＤ形フリツプ・フロ
ツプ１，２は、そのＴ端子に位相が入力変調波
Vs（ｔ）の搬送波周波数の0゜と−90゜とに一致する
再生基準搬送波がそれぞれ入力されており、この
Ｔ端子への入力信号の立上り時点で、Ｄ端子へ入
力した入力変調波Vs（ｔ）をサンプリングしてこ
れをＱ端子に送り、次の立上り時点までホールド
するように作用するものであり、これにより、検
波器出力端子O1には２値検波出力を得ることが
できる。
再生基準搬送波を得るためのコスタス・ループ
は、Ｄ形フリツプ・フロツプ１，２のＱ端子出力
を排他的論理和回路３にそれぞれ導き、この排他
的論理和回路３の出力をループ・フイルタ４を介
してマルチ・バイブレータ５に導き、さらにマル
チ・バイブレータ５の出力をＤ形フリツプ・フロ
ツプ６，７による４分周回路を介してＤ形フリツ
プ・フロツプ１，２のＴ端子に導くことにより構
成される。ループ・フイルタ４は入力変調波Vs
（ｔ）の搬送波位相と再生基準搬送波の位相との
差に比例した直流電圧を抽出するものであり、こ
の直流電圧はマルチ・バイブレータ５に制御電圧
として入力される。マルチ・バイブレータ５の発
振出力の周波数は、入力変調波Vs（ｔ）の搬送波
周波数cの４倍、すなわち4cとなり、この発振
出力はＤ形フリツプ・フロツプ６，７により４分
周されて周波数cの再生基準搬送波となる。
は、Ｄ形フリツプ・フロツプ１，２のＱ端子出力
を排他的論理和回路３にそれぞれ導き、この排他
的論理和回路３の出力をループ・フイルタ４を介
してマルチ・バイブレータ５に導き、さらにマル
チ・バイブレータ５の出力をＤ形フリツプ・フロ
ツプ６，７による４分周回路を介してＤ形フリツ
プ・フロツプ１，２のＴ端子に導くことにより構
成される。ループ・フイルタ４は入力変調波Vs
（ｔ）の搬送波位相と再生基準搬送波の位相との
差に比例した直流電圧を抽出するものであり、こ
の直流電圧はマルチ・バイブレータ５に制御電圧
として入力される。マルチ・バイブレータ５の発
振出力の周波数は、入力変調波Vs（ｔ）の搬送波
周波数cの４倍、すなわち4cとなり、この発振
出力はＤ形フリツプ・フロツプ６，７により４分
周されて周波数cの再生基準搬送波となる。
以上は、２位相変調波に対する検波器について
述べたが、変調指数が0.5のデイジタルFM
（MSK：Minimum frequency Shift Keying）
についても同様な同期検波器で検波できる。ただ
しこの場合には、コスタス・ループの排他的論理
和回路３とループ・フイルタ４との間に第２図に
示すような第２の排他的論理和回路８を付加する
必要があり、この排他的論理和回路８の入力端子
の一方には周波数bの再生クロツクを２分周し
た信号が入力される。このようなコスタス・ルー
プにすることにより、出力端子O1とO2とには
MSKの同相成分と直交成分の検波出力Vi（ｔ）
とVq（ｔ）とが得られる。
述べたが、変調指数が0.5のデイジタルFM
（MSK：Minimum frequency Shift Keying）
についても同様な同期検波器で検波できる。ただ
しこの場合には、コスタス・ループの排他的論理
和回路３とループ・フイルタ４との間に第２図に
示すような第２の排他的論理和回路８を付加する
必要があり、この排他的論理和回路８の入力端子
の一方には周波数bの再生クロツクを２分周し
た信号が入力される。このようなコスタス・ルー
プにすることにより、出力端子O1とO2とには
MSKの同相成分と直交成分の検波出力Vi（ｔ）
とVq（ｔ）とが得られる。
以上に説明した従来の同期検波方式では、互い
に直交する基準搬送波を得るためにマルチ・バイ
ブレータ５の発振周波数を4cとする必要がある。
このようにマルチ・バイブレータ５の発振周波数
が高くなると、マルチ・バイブレータ５、Ｄ形フ
リツプ・フロツプ６，７における消費電力が増加
して低消費電力化が難しくなり、また周波数設定
誤差が増して設計が一般に難しくなる欠点があ
る。
に直交する基準搬送波を得るためにマルチ・バイ
ブレータ５の発振周波数を4cとする必要がある。
このようにマルチ・バイブレータ５の発振周波数
が高くなると、マルチ・バイブレータ５、Ｄ形フ
リツプ・フロツプ６，７における消費電力が増加
して低消費電力化が難しくなり、また周波数設定
誤差が増して設計が一般に難しくなる欠点があ
る。
本発明は、上述した欠点を解決するものであ
り、回路の消費電力を低減するとともに、製造時
における発振回路の周波数設定誤差を低減できる
構成の分周波同期検波器を提供することを目的と
する。
り、回路の消費電力を低減するとともに、製造時
における発振回路の周波数設定誤差を低減できる
構成の分周波同期検波器を提供することを目的と
する。
本発明は、搬送波再生回路で再生される基準搬
送波の周波数を入力変調波の搬送波周波数の奇数
分の１にしたことを特徴とする。
送波の周波数を入力変調波の搬送波周波数の奇数
分の１にしたことを特徴とする。
以下、本発明を図面に基づいて説明する。
第３図は本発明実施例の分周波同期検波器の回
路図を示すものであり、この検波器は２相位相変
調波を検波するためのものである。
路図を示すものであり、この検波器は２相位相変
調波を検波するためのものである。
第３図において、入力変調波Vs（ｔ）は入力端
子Ｉを介してＤ形フリツプ・フロツプ１１，１２
のＤ端子に入力し、このＤ形フリツプ・フロツプ
１１，１２のＱ端子は出力端子O11，O12に接続
される。
子Ｉを介してＤ形フリツプ・フロツプ１１，１２
のＤ端子に入力し、このＤ形フリツプ・フロツプ
１１，１２のＱ端子は出力端子O11，O12に接続
される。
基準搬送波を得るためのコスタス・ループは、
Ｄ形フリツプ・フロツプ１１，１２のＱ端子出力
を排他的論理回路１３にそれぞれ導き、この排他
的論理回路１３の出力をループ・フイルタ１４を
介してマルチ・バイブレータ１５に導き、さらに
マルチ・バイブレータ１５の出力をＤ形フリツ
プ・フロツプ１６，１７で構成される４分周回路
に導き、この４分周回路の−90゜出力を反転回路
１８を介してＤ形フリツプ・フロツプ１２のＴ端
子に、また0゜出力をＤ形フリツプ・フロツプ１１
のＴ端子にそれぞれ導くことにより構成される。
Ｄ形フリツプ・フロツプ１１，１２のＱ端子出力
を排他的論理回路１３にそれぞれ導き、この排他
的論理回路１３の出力をループ・フイルタ１４を
介してマルチ・バイブレータ１５に導き、さらに
マルチ・バイブレータ１５の出力をＤ形フリツ
プ・フロツプ１６，１７で構成される４分周回路
に導き、この４分周回路の−90゜出力を反転回路
１８を介してＤ形フリツプ・フロツプ１２のＴ端
子に、また0゜出力をＤ形フリツプ・フロツプ１１
のＴ端子にそれぞれ導くことにより構成される。
このコスタス・ループにおいては、マルチ・バ
イブレータ１５の発振周波数は、前記した従来例
の３分の１、すなわち、入力変調波Vs（ｔ）の搬
送波周波数cの4/3に設定される。したがつて、
Ｄ形フリツプ・フロツプ１１，１２のＴ端子に入
力される基準搬送波の周波数rは、４分周回路を
介することにより、 r＝c／３ となる。４分周回路の出力としては、位相が入力
変調波Vs（ｔ）の搬送波周波数の0゜と−90゜とにそ
れぞれ一致する基準搬送波が得られるが、位相が
−90゜の基準搬送波は反転回路１８により＋90゜の
位相に変換されてＤ形フリツプ・フロツプ１２に
導かれる。
イブレータ１５の発振周波数は、前記した従来例
の３分の１、すなわち、入力変調波Vs（ｔ）の搬
送波周波数cの4/3に設定される。したがつて、
Ｄ形フリツプ・フロツプ１１，１２のＴ端子に入
力される基準搬送波の周波数rは、４分周回路を
介することにより、 r＝c／３ となる。４分周回路の出力としては、位相が入力
変調波Vs（ｔ）の搬送波周波数の0゜と−90゜とにそ
れぞれ一致する基準搬送波が得られるが、位相が
−90゜の基準搬送波は反転回路１８により＋90゜の
位相に変換されてＤ形フリツプ・フロツプ１２に
導かれる。
次に本実施例検波器の動作を説明する。
第４図は本実施例検波器の動作を説明するため
の基準搬送波の波形図である。
の基準搬送波の波形図である。
第４図中のａは、従来の同期検波器のコスタ
ス・ループにより再生された基準搬送波の波形を
示すものである。この基準搬送波は、その位相が
0゜と−90゜のものについて示されており、その周
波数rは受信された入力変調波Vs（ｔ）の搬送波
周波数cと等しくなつている。
ス・ループにより再生された基準搬送波の波形を
示すものである。この基準搬送波は、その位相が
0゜と−90゜のものについて示されており、その周
波数rは受信された入力変調波Vs（ｔ）の搬送波
周波数cと等しくなつている。
また、ｂは、本発明による分周波同期検波器の
コスタス・ループで再生された基準搬送波を示す
ものであり、４分周回路出力の0゜と−90゜の位相
のものと、反転回路１８を介した＋90゜の位相の
ものとを示してある。この基準搬送波の周波数r
は従来の３分の１、すなわち、 r＝c／３ となつている。
コスタス・ループで再生された基準搬送波を示す
ものであり、４分周回路出力の0゜と−90゜の位相
のものと、反転回路１８を介した＋90゜の位相の
ものとを示してある。この基準搬送波の周波数r
は従来の３分の１、すなわち、 r＝c／３ となつている。
Ｄ形フリツプ・フロツプ１１，１２は、そのＴ
端子に入力する基準搬送波の波形立上り時点でサ
ンプリング動作を行い、同相および直交検波出力
を得るものであるから、この立上り時点に着目し
て第４図中のａとｂの波形を比較する。
端子に入力する基準搬送波の波形立上り時点でサ
ンプリング動作を行い、同相および直交検波出力
を得るものであるから、この立上り時点に着目し
て第４図中のａとｂの波形を比較する。
まず、ｂの0゜の波形が立ち上がる立上り時点
は、ａの0゜の波形の立上り時点とタイミングが一
致している。ただし、ｂの波形は３分周してある
ので、立上りの頻度が1/3になつている。
は、ａの0゜の波形の立上り時点とタイミングが一
致している。ただし、ｂの波形は３分周してある
ので、立上りの頻度が1/3になつている。
次に、ｂの−90゜の波形が立ち上がる時点では
ａの−90゜の波形は立下りとなるが、ｂの−90゜の
波形を反転回路１８を介して＋90゜の波形とする
と、この＋90゜の波形はａの−90゜の波形と立上り
が一致する。なおその立上り頻度は前記と同じく
従来の1/3である。
ａの−90゜の波形は立下りとなるが、ｂの−90゜の
波形を反転回路１８を介して＋90゜の波形とする
と、この＋90゜の波形はａの−90゜の波形と立上り
が一致する。なおその立上り頻度は前記と同じく
従来の1/3である。
このように、第４図のｂの0゜と＋90゜の波形は、
ａの波形と立上りが一致するので、このｂの0゜と
＋90゜の基準搬送波を用いれば、従来の同期検波
器と同様にして同期検波を行うことができる。も
ちろん、立上りの頻度は従来の1/3となるので、
検波特性は従来のものよりも多少劣化するが、そ
の劣化の程度は十分に小さいものである。
ａの波形と立上りが一致するので、このｂの0゜と
＋90゜の基準搬送波を用いれば、従来の同期検波
器と同様にして同期検波を行うことができる。も
ちろん、立上りの頻度は従来の1/3となるので、
検波特性は従来のものよりも多少劣化するが、そ
の劣化の程度は十分に小さいものである。
第５図は、本発明検波器による場合の誤り率を
従来例検波器と比較して測定した例の特性図であ
り、特性イは従来の同期検波器の誤り率を示し、
特性ロは基準搬送波を従来の３分の１にした本発
明の同期検波器の誤り率を示すものである。この
図からも明らかなように、両特性イ，ロの差はわ
ずかなものであり、劣化の程度は小さい。
従来例検波器と比較して測定した例の特性図であ
り、特性イは従来の同期検波器の誤り率を示し、
特性ロは基準搬送波を従来の３分の１にした本発
明の同期検波器の誤り率を示すものである。この
図からも明らかなように、両特性イ，ロの差はわ
ずかなものであり、劣化の程度は小さい。
次に、基準搬送波の周波数rを従来の５分の１
とした場合、すなわち r＝c／５ の場合について説明すると、この場合にも前記同
様の検波動作を行える。しかも、この場合には、
r＝c／５としたときの−90゜の基準搬送波は、
その立上り時点が、r＝cとしたときの−90゜の
基準搬送波と一致するので、前記の実施例の反転
回路１８は必要でなくなる。
とした場合、すなわち r＝c／５ の場合について説明すると、この場合にも前記同
様の検波動作を行える。しかも、この場合には、
r＝c／５としたときの−90゜の基準搬送波は、
その立上り時点が、r＝cとしたときの−90゜の
基準搬送波と一致するので、前記の実施例の反転
回路１８は必要でなくなる。
なお、基準搬送波の周波数が従来の偶数分の１
である場合、すなわち、r＝c／２、r＝c／
４、r＝c／６……といつた偶数分周波では、−
90゜波形の立上り時点が、r＝cにおける−90゜波
形の立上りに一致しないので、同期検波は行えな
い。
である場合、すなわち、r＝c／２、r＝c／
４、r＝c／６……といつた偶数分周波では、−
90゜波形の立上り時点が、r＝cにおける−90゜波
形の立上りに一致しないので、同期検波は行えな
い。
また、第３図の実施例では、＋90゜の基準搬送波
を得るために反転回路を用いたが、本発明はこれ
に限定されるものではなく、たとえば第６図に示
すように、Ｄ形フリツプ・フロツプ１２のＴ端子
に反転回路１８を介さずに−90゜の基準搬送波を
導き、その代りにＱ端子に反転回路１９を接続す
る構成のものであつても等価な動作を行えること
は明らかである。さらに基準搬送波再生回路の構
成も実施例のものに限定されるものではなく、要
は、入力変調波の周波数cの奇数分の１の周波数
であり、かつ互いに直交している二つの基準搬送
波を再生できる回路であればどのような回路構成
であつてもよい。
を得るために反転回路を用いたが、本発明はこれ
に限定されるものではなく、たとえば第６図に示
すように、Ｄ形フリツプ・フロツプ１２のＴ端子
に反転回路１８を介さずに−90゜の基準搬送波を
導き、その代りにＱ端子に反転回路１９を接続す
る構成のものであつても等価な動作を行えること
は明らかである。さらに基準搬送波再生回路の構
成も実施例のものに限定されるものではなく、要
は、入力変調波の周波数cの奇数分の１の周波数
であり、かつ互いに直交している二つの基準搬送
波を再生できる回路であればどのような回路構成
であつてもよい。
以上の説明をまとめると、本発明は、
r＝c／Ｎ
ただし、r：基準搬送波の周波数
c：入力変調波の搬送波の周波数
Ｎ：３以上の奇数の整数
としたものであり、
Ｎ＝３，７，……＝4m−１
（ただし、ｍは正の整数）
のときには直交する二つの基準搬送波として0゜と
＋90゜を用いることにより、また Ｎ＝５，９，……＝4m＋１ （ただし、ｍは正の整数） のときには基準搬送波として0゜と−90゜を用いる
ことにより、同期検波を行うことができるもので
ある。
＋90゜を用いることにより、また Ｎ＝５，９，……＝4m＋１ （ただし、ｍは正の整数） のときには基準搬送波として0゜と−90゜を用いる
ことにより、同期検波を行うことができるもので
ある。
なお、本発明においては、Ｎが大きくなると、
波形の立上り頻度が減少するので、誤り率などの
検波特性が劣化する。実用上の十分な検波特性が
得られるＮの範囲は、ビツトレートをbとした
とき、r＝c／Ｎとbの比、すなわち c／Nbが３〜５以上となる範囲であり、この
範囲であれば検波特性の劣化は小さい。
波形の立上り頻度が減少するので、誤り率などの
検波特性が劣化する。実用上の十分な検波特性が
得られるＮの範囲は、ビツトレートをbとした
とき、r＝c／Ｎとbの比、すなわち c／Nbが３〜５以上となる範囲であり、この
範囲であれば検波特性の劣化は小さい。
以上に説明したように、本発明によれば、搬送
波再生回路の発振周波数、すなわちマルチ・バイ
ブレータの発振周波数を1/Nに下げることがで
き、この結果、同期検波器の消費電力を下げるこ
とができる。たとえば、CMOS−IC技術による
集積回路化した検波器の場合には、発振周波数を
１／Ｎにすることによりその消費電力を1/Nにでき
る。これにより復調による符号誤り率が増大する
が、これは実用上差し支えない程度にパラメータ
を選定することができる。このため、本発明は、
移動通信、小型無線機などのバツテリ容量が小さ
い機器に対して非常に有効である。さらに基準搬
送波の周波数が低いので、IC製造における周波
数設定誤差などが小さくなつて周波数の設定など
の精度がよくなり、歩留りが向上する。
波再生回路の発振周波数、すなわちマルチ・バイ
ブレータの発振周波数を1/Nに下げることがで
き、この結果、同期検波器の消費電力を下げるこ
とができる。たとえば、CMOS−IC技術による
集積回路化した検波器の場合には、発振周波数を
１／Ｎにすることによりその消費電力を1/Nにでき
る。これにより復調による符号誤り率が増大する
が、これは実用上差し支えない程度にパラメータ
を選定することができる。このため、本発明は、
移動通信、小型無線機などのバツテリ容量が小さ
い機器に対して非常に有効である。さらに基準搬
送波の周波数が低いので、IC製造における周波
数設定誤差などが小さくなつて周波数の設定など
の精度がよくなり、歩留りが向上する。
第１図は従来例のデイジタル形２相PSK用同
期検波器の回路図。第２図は第１図をMSK用の
同期検波器にするための回路図。第３図は本発明
実施例の検波器の回路図。第４図は再生された基
準搬送波の波形図。ａは従来例の波形図。ｂは本
発明実施例の波形図。第５図は３分周同期の場合
の誤り率特性を示す図。第６図は第３図の回路と
等価な働きをする実施例の回路図。 １１，１２，１６，１７……Ｄ形フリツプ・フ
ロツプ、１３……排他的論理和回路、１４……ル
ープ・フイルタ、１５……マルチ・バイブレー
タ、１８，１９……反転回路。
期検波器の回路図。第２図は第１図をMSK用の
同期検波器にするための回路図。第３図は本発明
実施例の検波器の回路図。第４図は再生された基
準搬送波の波形図。ａは従来例の波形図。ｂは本
発明実施例の波形図。第５図は３分周同期の場合
の誤り率特性を示す図。第６図は第３図の回路と
等価な働きをする実施例の回路図。 １１，１２，１６，１７……Ｄ形フリツプ・フ
ロツプ、１３……排他的論理和回路、１４……ル
ープ・フイルタ、１５……マルチ・バイブレー
タ、１８，１９……反転回路。
Claims (1)
- 【特許請求の範囲】 １ 入力された変調波信号から互いに直交する二
つの基準搬送波を再生する搬送波再生回路と、 上記二つの基準搬送波によるタイミングで上記
変調波信号をサンプリングすることにより同相お
よび直交検波出力を得る位相検波回路とを備えた
同期検波器において、 上記搬送波再生回路により再生される二つの基
準搬送波の周波数は上記変調波信号の搬送波周波
数のＮ分の１（ただし、Ｎの値は３以上の奇数の
整数）であるように構成されたことを特徴とする
分周波同期検波器。 ２ 搬送波再生回路は、Ｎの値が、 4m−１ （ｍは正の整数） であり、二つの基準搬送波の位相は変調波信号の
搬送波周波数の0゜と＋90゜とにそれぞれ一致する
ように構成されたことを特徴とする特許請求の範
囲第１項に記載の分周波同期検波器。 ３ 搬送波再生回路は、Ｎの値が、 4m＋１ （ｍは正の整数） であり、二つの基準搬送波の位相は変調波信号の
搬送波周波数の0゜と−90゜とにそれぞれ一致する
ように構成されたことを特徴とする特許請求の範
囲第１項に記載の分周波同期検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12719182A JPS5917759A (ja) | 1982-07-20 | 1982-07-20 | 分周波同期検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12719182A JPS5917759A (ja) | 1982-07-20 | 1982-07-20 | 分周波同期検波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5917759A JPS5917759A (ja) | 1984-01-30 |
| JPS6357981B2 true JPS6357981B2 (ja) | 1988-11-14 |
Family
ID=14953935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12719182A Granted JPS5917759A (ja) | 1982-07-20 | 1982-07-20 | 分周波同期検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5917759A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102581490B1 (ko) | 2016-08-30 | 2023-09-21 | 삼성디스플레이 주식회사 | 표시 장치 |
-
1982
- 1982-07-20 JP JP12719182A patent/JPS5917759A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5917759A (ja) | 1984-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0305775B1 (en) | FSK demodulation circuit | |
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| EP0417528B1 (en) | Wide-band baseband 90 phase shifting circuit and FSK radio receiver having the same | |
| EP0020783A1 (en) | Phase correction circuit for a phase modulation system | |
| JPH0449822B2 (ja) | ||
| JPS58221548A (ja) | 位相同期回路 | |
| EP0259867A2 (en) | Demodulator for psk-modulated signals | |
| EP0151394A2 (en) | Demodulator for ditital FM signals | |
| JPH0428185B2 (ja) | ||
| JPS5917759A (ja) | 分周波同期検波器 | |
| JPS6362931B2 (ja) | ||
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JPH06268694A (ja) | 直接変換受信機用ｆｓｋ復調器 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JPH0738651B2 (ja) | Ｆｓｋ復調回路 | |
| JP2542004B2 (ja) | Ｆｓｋ復調回路 | |
| JP2756965B2 (ja) | 高速伝送レート変調信号用復調器 | |
| JPH06105917B2 (ja) | Ｆｓｋ検波回路 | |
| JPS6212241A (ja) | デイジタル伝送方式 | |
| JPS61142842A (ja) | 搬送波引込み補助方式 | |
| JPH05336186A (ja) | 位相検出装置 | |
| JPS6097759A (ja) | 復調装置 | |
| JPH05103027A (ja) | 遅延検波回路 | |
| JPH0423458B2 (ja) | ||
| JPS61169051A (ja) | 基準搬送波再生装置 |