JPS635838B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、磁気バブルメモリ、特に磁気バブル
メモリの製造条件等を非破壊で調べることのでき
るテストパターンを有する磁気バブルメモリに関
する。

磁気バブルメモリチツプはパーマロイで形成す
るバブル転送用パタン及びAl−Cuなどで形成さ
れたバブル制御コンダクタパタン、マスク合わせ
用パタン、ウエハよりチツプ（あるいはペレツ
ト）状にする為の切断時の目安と成るスクライブ
ラインそして外部引き出し用ボンデイングパツド
などからなつている。

第１図は磁気バブルメモリ素子の一例を示し、
メジヤーマイナーループ方式のパタンレイアウト
の概略である。１がパツド部、２がバブル検出用
パーマロイパタン部、３がメジヤーループ用パー
マロイ転送パタン部、５はレプリケータと称する
Al（あるいはAu）コンダクタパタン、６がジエ
ネレータと称するAl（あるいはAu）コンダクタ
パタン、７がトランスフアゲートと称するAl（あ
るいはAu）コンダクタパタンである。

これら各種のパタンはそれぞれ目的があるが、
特に、バブル転送用パーマロイパタン及びコンダ
クタパタンの形状と膜厚は磁気バブルメモリ素子
（以下チツプと略称する）の動特性に大きく影響
を及ぼす。

これらパタン形状および膜厚を測定することは
破壊試験になるので、従来は膜厚については、本
ウエハと同時プロセス処理したダミーウエハの膜
厚を測定することにより間接的に本ウエハの膜厚
を推定し、パタン形状については顕微鏡外観検査
により求めていた。しかし、膜厚は蒸着あるいは
スパツタにしてもロツト内及びウエハ内バラツキ
が約10〜20％ある。パタン形状にしてもエツチン
グによる形状寸法バラツキが約10％ある。このよ
うにパタン形状、膜厚のロツト内ウエハ内バラツ
キが夫々10〜20％あると、プロセス設計指針、プ
ロセス管理あるいは不良解析をするには、これら
の代表値では不十分な場合が多い。

なお、非破壊で膜厚を測定するために特別なパ
ターンを設けることは特開昭52−109338号公報で
知られているが、この方法は測定用の段差をチツ
プ内に設け、段差測定機を用いて直接膜厚を測定
するもので、電気抵抗測定を利用した簡便な測定
はできない。

発明の実施例においては、チツプ内に膜厚チエ
ツク用パタン及びパタン形状チエツク用パタンを
設けた磁気バブルメモリが提供される。

以下、図面を用いて詳細に説明する。

第２図は本発明による磁気バブルメモリ素子の
一実施例を示す要部平面図であつて、第１図と同
一部分は同記号を用いてある。同図において８
ａ，８ｂはチツプの周辺部分に作られた膜厚チエ
ツク用パターンであつて、この膜厚チエツク用パ
ターン８ａ，８ｂは第３図に示すようにパターン
幅50μｍ程度でかつ簡単な形状を有するパターン
としてある。これは、パターンエツチングの影響
をほとんど受けないようにするためのものであ
る。従つて、膜厚とパターンの直流抵抗値の関係
乞を一度把握しておけば、それ以後はパーマロイ
膜厚チエツク用パターンの直流抵抗値測定するの
みで膜厚をほぼ正確に知ることが出来る。次に、
９ａ，９ｂはチツプの周辺部に作られたパターン
形状チエツク用パターンであつて、このパターン
形状チエツク用パターンは、第４図に示すように
転送用パーマロイパターンをチエツクする場合に
は転送用パーマロイパターンと同じ形状のパター
ンをシリーズに接続した形状とする。またAl（あ
るいはAu）コンダクタパターン形状をチエツク
する場合には同チツプ内における最小パターン幅
と同じパターン幅を持つパターンが使用される。
このようにして設けられたパターン形状チエツク
用パターン９ａ，９ｂの直流抵抗を測定すれば、
前述の膜厚チエツク用パターン８ａ，８ｂの直流
抵抗値から求められた膜厚との関係においてパタ
ーンの切れ具合が定量的に求まる。

以上説明したように、本発明によればチエツク
用パターンの直流抵抗値を測定するのみで非破壊
で容易にパターンの膜厚やエツチング状態等を容
易に知ることができ、パターン設計、プロセス設
計、プロセス管理及び不良解析を正確に行える優
れた効果を有する。

【図面の簡単な説明】

第１図は従来の磁気バブルメモリ素子の一例を
示す要部平面図、第２図は本発明による磁気バブ
ルメモリ素子の一実施例を示す要部平面図、第３
図、第４図は第２図の膜厚チエツク用パターンと
形状チエツク用パターンの一例を示す平面図であ
る。 ８ａ，８ｂ……膜厚チエツク用パターン、９
ａ，９ｂ……形状チエツク用パターン。

Claims (1)

1. 【特許請求の範囲】 １ それぞれが同時プロセスで作られた、磁気バ
   ブルを制御する第１の導体パターン、テスト用の
   第１の導体パターン及びテスト用の第３の導体パ
   ターンを具備して成り、上記第２及び第３の導体
   パターンはそれぞれ電気抵抗測定用の２つの端子
   に電気的につながれ、上記端子間を結ぶ方向を長
   さと定義した場合の上記第２の導体パターンの幅
   は上記第３の導体パターンの幅より大きく、上記
   第３の導体パターンの幅を上記第１の導体パター
   ンの最小線幅に合わせて成ることを特徴とする磁
   気バブルメモリ。 ２ それぞれが同時プロセスで作られた、磁気バ
   ブルを転送する第１のパターン及びテスト用の第
   ２及び第３のパターンを具備して成り、上記第２
   及び第３のパターンはそれぞれ電気低抗測定用の
   ２つの端子に電気的につながれ、上記第２及び第
   ３のパターンを対比してみて前者は直線的であ
   り、後者は上記第１のパターンに似た形状にされ
   ていることを特徴とする磁気バブルメモリ。 ３ それぞれが同時プロセスで作られた、磁気バ
   ブルを転送する第１のパターンと磁気バブルの転
   送とは無関係の２端子抵抗測定用の第２のパター
   ンとを具備して成り、上記第２のパターンは上記
   第１のパターンと似た形状のパターンを連ねて形
   成して成ることを特徴とする磁気バブルメモリ。