JPH0658937B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0658937B2 JPH0658937B2 JP4190284A JP4190284A JPH0658937B2 JP H0658937 B2 JPH0658937 B2 JP H0658937B2 JP 4190284 A JP4190284 A JP 4190284A JP 4190284 A JP4190284 A JP 4190284A JP H0658937 B2 JPH0658937 B2 JP H0658937B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- integrated circuit
- test
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は半導体集積回路に関する。
近年、ＩＣにおいては論理セルの列を配線領域（チヤネ
ル領域）を挾んで複数並置し、これに多層配線を施して
集積回路を製造するセミカスタムＩＣが多用されてい
る。かかるセミカスタムＩＣでは、論理セルをライブラ
リーとして登録し、ユーザーの仕様に応じて配線のレイ
アウト、時には論理セルの列内位置までをコンピユータ
により設計する。かかるセミカスタムＩＣでは、上記配
線領域には多数条の配線トラツクが設けられ、これを用
いてセルからの導出配線間が結線される。
ル領域）を挾んで複数並置し、これに多層配線を施して
集積回路を製造するセミカスタムＩＣが多用されてい
る。かかるセミカスタムＩＣでは、論理セルをライブラ
リーとして登録し、ユーザーの仕様に応じて配線のレイ
アウト、時には論理セルの列内位置までをコンピユータ
により設計する。かかるセミカスタムＩＣでは、上記配
線領域には多数条の配線トラツクが設けられ、これを用
いてセルからの導出配線間が結線される。
ところで、集積回路においては、それが予定通りに動作
しているか否かをテストする事が望ましい。最も直接的
な方法は所定の回路上の位置の電位測定をすることであ
る。
しているか否かをテストする事が望ましい。最も直接的
な方法は所定の回路上の位置の電位測定をすることであ
る。
専用ＩＣ等、ＩＣのレイアウトが手書きで為されていた
時代には、レイアウト後、配線に張り出し部を設けてパ
ツドとし、後に電位測定をしてテストする事が行なわれ
ていた。然しながら設計の自動化等、設計の信頼性向上
の陰にこの技術は忘れ去られ様としている。
時代には、レイアウト後、配線に張り出し部を設けてパ
ツドとし、後に電位測定をしてテストする事が行なわれ
ていた。然しながら設計の自動化等、設計の信頼性向上
の陰にこの技術は忘れ去られ様としている。
しかしながら、製造時のトラブル解明やデバイスの誤動
作チエツクには見逃せない手法であると言える。
作チエツクには見逃せない手法であると言える。
ところで、このテスト手法をセミカスタムＩＣに適用し
ようとする場合、幾多の問題が存在する。
ようとする場合、幾多の問題が存在する。
最大の問題は、チヤネル領域には、その大規模化の為に
高密度に配線が設けられ、配線が混んでいると最早パツ
ド部が設けられない事である。
高密度に配線が設けられ、配線が混んでいると最早パツ
ド部が設けられない事である。
本発明は、上記事情に鑑みて為されたものであり、その
目的とするところはＩＣ製造後、直接電位測定可能なＩ
Ｃを提供する事である。
目的とするところはＩＣ製造後、直接電位測定可能なＩ
Ｃを提供する事である。
本発明は、先述論理セル列の中に最上層配線を用いたパ
ッドによりＩＣ製造後テスト可能とした、テストセルを
組み込んだ事を特徴とする。
ッドによりＩＣ製造後テスト可能とした、テストセルを
組み込んだ事を特徴とする。
本発明によれば、テストセルを論理セル列中に組み込ん
だ事により、パツドに充分な大きさを与えると共にチヤ
ネル領域に何の制限を与える事なく集積回路が得られ
る。
だ事により、パツドに充分な大きさを与えると共にチヤ
ネル領域に何の制限を与える事なく集積回路が得られ
る。
以下、本発明の実施例を図面を参照して説明する。
第１図(a)〜(c)、第２図(a)(b)、第３図(a)(b)はテスト
セルを示している。一定鎖線はセル領域を示している。
例えば第１図(a)は一端子の例で、第１層Ａｌ11からな
る配線部と、第２層Ａｌ12（最上層配線）からなるパツ
ド部を有している。13はコンタクトホールである。同様
に(b)は２端子の例、(c)はテストセルが論理素子を有し
ている例である。14はSiウエハーに形成された拡散層、
15はポリシリコン層である。以下、同一膜は同じハツチ
ングで示す。
セルを示している。一定鎖線はセル領域を示している。
例えば第１図(a)は一端子の例で、第１層Ａｌ11からな
る配線部と、第２層Ａｌ12（最上層配線）からなるパツ
ド部を有している。13はコンタクトホールである。同様
に(b)は２端子の例、(c)はテストセルが論理素子を有し
ている例である。14はSiウエハーに形成された拡散層、
15はポリシリコン層である。以下、同一膜は同じハツチ
ングで示す。
第２図はパツドの形状に特徴を有するもので、特に(b)
は図中“２”の部分が抜かれた第２層Alパツドであり、
数字が異なるものを準備すればチツプ上で識別が容易で
ある。第４図(a)(b)は、第２層Al、ポリシリコン層でテ
ストセルに符号を付したものである。
は図中“２”の部分が抜かれた第２層Alパツドであり、
数字が異なるものを準備すればチツプ上で識別が容易で
ある。第４図(a)(b)は、第２層Al、ポリシリコン層でテ
ストセルに符号を付したものである。
第４図〜第６図は実際の具体例で、図中17はNANDセル、
18はNORセル、19はインバータセル、21は第２図(c)のタ
イプのテストセルである。これらのセル内の図は省いて
ある。又、20，23，24はテストセルを示している。各図
で、テストセルは論理セル列のに組み込まれてセル列を
形成し、その両側のチヤネル領域を挾んでこれが多数列
ウエハー上に形成されている。
18はNORセル、19はインバータセル、21は第２図(c)のタ
イプのテストセルである。これらのセル内の図は省いて
ある。又、20，23，24はテストセルを示している。各図
で、テストセルは論理セル列のに組み込まれてセル列を
形成し、その両側のチヤネル領域を挾んでこれが多数列
ウエハー上に形成されている。
実際には、テストセルは論理セルと共にコンピユータの
セルライブラリーに登録される。そして設計者は各論理
セルの結線関係と共にテストセルを回路上のどの部分に
つなぐかを決定する。そしてこれらのデータをコンピユ
ータに入力し配線の最短化処理を行ない各セルの配置、
配線パターンを決定する。勿論セルライブラリーには各
セルのサイズ、その端子位置が登録されている。そして
配線条件は先述した様に例えばＸ方向は第１層Al配線、
Ｙ方向は定められた配線トラツク数を用いた第２層Al配
線で為される。
セルライブラリーに登録される。そして設計者は各論理
セルの結線関係と共にテストセルを回路上のどの部分に
つなぐかを決定する。そしてこれらのデータをコンピユ
ータに入力し配線の最短化処理を行ない各セルの配置、
配線パターンを決定する。勿論セルライブラリーには各
セルのサイズ、その端子位置が登録されている。そして
配線条件は先述した様に例えばＸ方向は第１層Al配線、
Ｙ方向は定められた配線トラツク数を用いた第２層Al配
線で為される。
この様にして製造された集積回路はその最上層配線層形
成後、パツド部にプローブを当接して動作状態における
電位測定が可能である。しかも配線トラツクを阻害する
事なく充分な大きさのパツドが形成出来る。又、チツプ
内では幾つかの論理セルを用いて回路ブロツクを構成
し、この回路ブロツクを組み合わせてＩＣを構成する事
になるので配線の最短化に伴ない論理セル列内には空き
領域が生じるが、この空き領域にテストセルを形成する
事ができるので集積度を損なう事はない。
成後、パツド部にプローブを当接して動作状態における
電位測定が可能である。しかも配線トラツクを阻害する
事なく充分な大きさのパツドが形成出来る。又、チツプ
内では幾つかの論理セルを用いて回路ブロツクを構成
し、この回路ブロツクを組み合わせてＩＣを構成する事
になるので配線の最短化に伴ない論理セル列内には空き
領域が生じるが、この空き領域にテストセルを形成する
事ができるので集積度を損なう事はない。
以上説明したテストセルを多数設ける場合、使用するテ
ストセル内の形状を異ならせたり、順番に文字や番号等
識別記号を付せば所望のテストセルを探し出すのに容易
である。特にコンピユータ設計では思いがけない位置に
セルが飛ぶ事があるが、その際検出は著しく容易とな
る。
ストセル内の形状を異ならせたり、順番に文字や番号等
識別記号を付せば所望のテストセルを探し出すのに容易
である。特にコンピユータ設計では思いがけない位置に
セルが飛ぶ事があるが、その際検出は著しく容易とな
る。
第１図、第２図及び第３図はテスト用セルの平面図、第
４図、第５図、第６図は実施例を説明する為の平面図で
ある。 図において、 11……第１層Ａｌ、12……第２層Ａｌ、20，21，23，24
……テストセル。
４図、第５図、第６図は実施例を説明する為の平面図で
ある。 図において、 11……第１層Ａｌ、12……第２層Ａｌ、20，21，23，24
……テストセル。
Claims (1)
- 【請求項１】論理セル列を配線領域を挾んで複数設け、
多層配線を施して形成された半導体集積回路において、
前記論理セル列中にテストセルが設けられ、このテスト
セルには最上層配線層を用いて電位測定用のパツドが設
けられた事を特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4190284A JPH0658937B2 (ja) | 1984-03-07 | 1984-03-07 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4190284A JPH0658937B2 (ja) | 1984-03-07 | 1984-03-07 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60187037A JPS60187037A (ja) | 1985-09-24 |
| JPH0658937B2 true JPH0658937B2 (ja) | 1994-08-03 |
Family
ID=12621212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4190284A Expired - Lifetime JPH0658937B2 (ja) | 1984-03-07 | 1984-03-07 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658937B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276640A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 半導体集積回路装置 |
| JP4229998B2 (ja) | 1998-01-19 | 2009-02-25 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
| JP2006324443A (ja) * | 2005-05-18 | 2006-11-30 | Nec Electronics Corp | 半導体装置とその製造方法、半導体装置の設計を支援する装置と方法、半導体装置の動作検証方法 |
-
1984
- 1984-03-07 JP JP4190284A patent/JPH0658937B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60187037A (ja) | 1985-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0300455B1 (en) | Programmable device and method of testing programmable device | |
| US5319224A (en) | Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof | |
| KR940004997B1 (ko) | 비아홀을 가지는 반도체 장치의 제조방법 | |
| US4180772A (en) | Large-scale integrated circuit with integral bi-directional test circuit | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| US6156579A (en) | Circuit identifier for use with focused ion beam equipment | |
| JPH0658937B2 (ja) | 半導体集積回路 | |
| JP2951166B2 (ja) | 半導体テスト装置、半導体テスト回路チップ及びプローブカード | |
| US7712057B2 (en) | Determining allowance antenna area as function of total gate insulator area for SOI technology | |
| JPH0622256B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0666366B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6124823B2 (ja) | ||
| KR100548582B1 (ko) | 반도체소자의 패드부 | |
| JPH07120696B2 (ja) | 半導体装置の製造方法 | |
| JPS6231148A (ja) | 半導体装置 | |
| JPH0153513B2 (ja) | ||
| JPS6159744A (ja) | 半導体装置 | |
| JP2001291751A (ja) | 半導体装置 | |
| JPS59147446A (ja) | 半導体装置 | |
| JP3425330B2 (ja) | 半導体装置 | |
| JPH0499357A (ja) | 半導体集積回路 | |
| JPH03116850A (ja) | 半導体装置 | |
| JPH0786412A (ja) | 半導体集積回路 | |
| JPS6399549A (ja) | メモリ集積回路装置 | |
| JPH03163844A (ja) | 半導体集積回路装置 |