JPS6359760A - 多重化インバ−タ装置 - Google Patents
多重化インバ−タ装置Info
- Publication number
- JPS6359760A JPS6359760A JP61201534A JP20153486A JPS6359760A JP S6359760 A JPS6359760 A JP S6359760A JP 61201534 A JP61201534 A JP 61201534A JP 20153486 A JP20153486 A JP 20153486A JP S6359760 A JPS6359760 A JP S6359760A
- Authority
- JP
- Japan
- Prior art keywords
- rectifier
- pulse
- circuit
- inverter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、インバータ装置に係り、特に制御回路の多重
化により、信頼性向上をはかれる多重化インバータ装置
に関するものである。
化により、信頼性向上をはかれる多重化インバータ装置
に関するものである。
（従来の技術）
従来、インバータは、第２図に示すような回路で構成さ
れていた。図において、１は整流器、２はインバータ、
３は直流リアクトル、４は入力電流検出用ＣＴ、５は負
荷電動機、６は出力電圧検出用ＰＴ、７．ｌＯは検出用
整流器、８，９はパルス増幅回路、１１は電圧制御回路
、１２は電圧基準、１３は発振器、１４は分周回路、１
５はリングカウンタである。
れていた。図において、１は整流器、２はインバータ、
３は直流リアクトル、４は入力電流検出用ＣＴ、５は負
荷電動機、６は出力電圧検出用ＰＴ、７．ｌＯは検出用
整流器、８，９はパルス増幅回路、１１は電圧制御回路
、１２は電圧基準、１３は発振器、１４は分周回路、１
５はリングカウンタである。
（発明が解決しようとする問題点）
本発明は、従来のインバータに対し、信頼性を向上させ
るすなわち故障率を下げ、ＭＴＢＦが大きくなるよう多
重化による技術手法を加えるためにはどうしたらよいか
という問題があった。
るすなわち故障率を下げ、ＭＴＢＦが大きくなるよう多
重化による技術手法を加えるためにはどうしたらよいか
という問題があった。
（問題点を解決するための手段）
本発明は前述の点に鑑みてなされたものであって、制御
回路、パルス増幅回路を多重化することにより、信頼性
向上を試みたものである。
回路、パルス増幅回路を多重化することにより、信頼性
向上を試みたものである。
（作用）
このように構成されたものにおいて、ｎ重化した制御回
路は、原理的には、１重化で出した故障率のｎ乗分の１
の故障率に信頼性が大きくなる。
路は、原理的には、１重化で出した故障率のｎ乗分の１
の故障率に信頼性が大きくなる。
従来、多重化して構成し、信頼性を上昇させるには、論
理回路の場合、少なくとも、３重化以上の多重化が必要
である。しかし、制御回路、ゲート回路全てを３重化す
ると、部品点数が増加し、逆に、故障率が大きくなると
いう問題があった。ゲート回路部は、従来、主回路と制
御回路の絶縁のためにパルストランスを使用しているた
め、パルストランスをドライブするトランジスタがショ
ート故障しくオープン故障はほとんどない）故障が発生
した場合、パルストランスが飽和し、ゲート信号が断た
れる故障が多い。このことから、本発明において、制御
回路を３重化し、ゲート回路を２重化構成を提案する。
理回路の場合、少なくとも、３重化以上の多重化が必要
である。しかし、制御回路、ゲート回路全てを３重化す
ると、部品点数が増加し、逆に、故障率が大きくなると
いう問題があった。ゲート回路部は、従来、主回路と制
御回路の絶縁のためにパルストランスを使用しているた
め、パルストランスをドライブするトランジスタがショ
ート故障しくオープン故障はほとんどない）故障が発生
した場合、パルストランスが飽和し、ゲート信号が断た
れる故障が多い。このことから、本発明において、制御
回路を３重化し、ゲート回路を２重化構成を提案する。
（実施例）
以下、本発明の実施例を図面によって説明する。
第１図は本発明の１実施例である。第２図と同一あるい
は同相当部分には同一の符号を付してその説明を省略す
る。添字ａ、ｂ、Ｑは、各々の多重化範囲を示している
。基本的には、論理回路、発振器等の論理信号レベルの
回路を３重化し、パルス増幅器からの後のゲート回路ま
でを２重化する構成である。第３図に、本発明の実施例
のゲート回路部分の構成を示している。１７８〜１７ｃ
は抵抗、９ａ、９ｂはパルス増幅回路で、１８ａ、ｂは
パルストランス、ダイオード１９ａ、ｂ を介して、サ
イリスタ２０ヘゲート信号を供給する。 １５ａ、ｂ、
ｃの出力のうち、２つ以上の制御回路が正常であれば、
■点電位は。
は同相当部分には同一の符号を付してその説明を省略す
る。添字ａ、ｂ、Ｑは、各々の多重化範囲を示している
。基本的には、論理回路、発振器等の論理信号レベルの
回路を３重化し、パルス増幅器からの後のゲート回路ま
でを２重化する構成である。第３図に、本発明の実施例
のゲート回路部分の構成を示している。１７８〜１７ｃ
は抵抗、９ａ、９ｂはパルス増幅回路で、１８ａ、ｂは
パルストランス、ダイオード１９ａ、ｂ を介して、サ
イリスタ２０ヘゲート信号を供給する。 １５ａ、ｂ、
ｃの出力のうち、２つ以上の制御回路が正常であれば、
■点電位は。
論理信号判定レベルに対し、レベル以上、あるいは以下
に変化しパルス増幅回路内ツェナーダイオードで上記判
定レベル電圧を設定されているので、明確にＯＮ、ＯＦ
Ｆできる。この動作を第４図で説明する。ここでＳｌは
リング１５ａの出力信号、Ｓ２はリング１５ｂの出力信
号、 Ｓ３はリング１５ｃの出力信号である。リング１
５ｃが（ケース■）時刻ｔ２で「０」でこわれた場合、
（ケース■）時刻ｔ１で「１」でこわれた場合の動作波
形を示す、Ｓ１〜Ｓ３は「１」で１５Ｖ、ｒＯＪでＯｖ
とする。前述の論理信号判定レベルを７．５ｖとする。
に変化しパルス増幅回路内ツェナーダイオードで上記判
定レベル電圧を設定されているので、明確にＯＮ、ＯＦ
Ｆできる。この動作を第４図で説明する。ここでＳｌは
リング１５ａの出力信号、Ｓ２はリング１５ｂの出力信
号、 Ｓ３はリング１５ｃの出力信号である。リング１
５ｃが（ケース■）時刻ｔ２で「０」でこわれた場合、
（ケース■）時刻ｔ１で「１」でこわれた場合の動作波
形を示す、Ｓ１〜Ｓ３は「１」で１５Ｖ、ｒＯＪでＯｖ
とする。前述の論理信号判定レベルを７．５ｖとする。
ケース■の場合、第４図■点電位は、時刻ｔ２以後「１
」でｌＯｖ、「Ｏ」でＯＶ、ケース■の場合、時刻ｔ１
以後「１」で１５ｖ。
」でｌＯｖ、「Ｏ」でＯＶ、ケース■の場合、時刻ｔ１
以後「１」で１５ｖ。
ｒＯＪで５ｖとなり、論理信号判定レベルによりパルス
アンプ９ａ及び９Ｃの出力は異常がなかったように明確
にＯＮ、ＯＦＦを継続できる。
アンプ９ａ及び９Ｃの出力は異常がなかったように明確
にＯＮ、ＯＦＦを継続できる。
このように多重化した制御回路を構成することにより、
制御回路の故障率を飛躍的に低下させ。
制御回路の故障率を飛躍的に低下させ。
ＭＴＢＦが大幅に長くなるという効果を得ることができ
る。
る。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のインバータ装置のブロック図、第３図はゲート回
路部の２重化構成図、第４図は第３図の動作説明図であ
る。 １・・・整流器、 ２・・・インバータ、３・・
・直流リアクトル、４・・・入力電流検出ＣＴ、５・・
・負荷電動機、６・・・ＰＴ、７，１０・・・整流器、
８．９・・・パルス増幅回路、１１・・・電圧制御回路
、１２・・・電圧基準、１３・・・発振器、１４・・・
分周回路。 １５・・・リングカウンタ、１７ａ、ｂ、ｃ・・・抵抗
、１８ａ、ｂ・・・パルストランス、１９ａ、ｂ・・・
ダイオード、２０・・・サイリスタ。 第１図 第２図
従来のインバータ装置のブロック図、第３図はゲート回
路部の２重化構成図、第４図は第３図の動作説明図であ
る。 １・・・整流器、 ２・・・インバータ、３・・
・直流リアクトル、４・・・入力電流検出ＣＴ、５・・
・負荷電動機、６・・・ＰＴ、７，１０・・・整流器、
８．９・・・パルス増幅回路、１１・・・電圧制御回路
、１２・・・電圧基準、１３・・・発振器、１４・・・
分周回路。 １５・・・リングカウンタ、１７ａ、ｂ、ｃ・・・抵抗
、１８ａ、ｂ・・・パルストランス、１９ａ、ｂ・・・
ダイオード、２０・・・サイリスタ。 第１図 第２図
Claims (1)
- 直流電力を交流電力へ変換するインバータ装置において
、制御回路のうち、分周回路、リングカウンタを３重化
し、パルス増幅回路を２重化、ゲート電源、ゲート回路
を２重化したことを特徴とする多重化インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61201534A JPS6359760A (ja) | 1986-08-29 | 1986-08-29 | 多重化インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61201534A JPS6359760A (ja) | 1986-08-29 | 1986-08-29 | 多重化インバ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6359760A true JPS6359760A (ja) | 1988-03-15 |
Family
ID=16442641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61201534A Pending JPS6359760A (ja) | 1986-08-29 | 1986-08-29 | 多重化インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6359760A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009090836A (ja) * | 2007-10-10 | 2009-04-30 | Yazaki Corp | 電線配線ユニット |
-
1986
- 1986-08-29 JP JP61201534A patent/JPS6359760A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009090836A (ja) * | 2007-10-10 | 2009-04-30 | Yazaki Corp | 電線配線ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6337575B2 (ja) | ||
| US4151453A (en) | Induction motor control system | |
| JPS6359760A (ja) | 多重化インバ−タ装置 | |
| JPH02164201A (ja) | 電力変換装置 | |
| US4907144A (en) | Frequency converter and a method of applying same | |
| KR950002039B1 (ko) | 인버터 구동회로의 자기 진단방법 | |
| JPH0363310B2 (ja) | ||
| JPS5815492A (ja) | パルス幅制御変換器の制御方法 | |
| JPH0337394B2 (ja) | ||
| JPS61244276A (ja) | 電力変換装置の制御装置 | |
| US4195336A (en) | Digital control device for multiphase thyristor-pulse d.c. converter | |
| JPS62135269A (ja) | 突入電流防止回路 | |
| JP3131458B2 (ja) | 発電機の電圧制御方法 | |
| JPS6334427Y2 (ja) | ||
| JPH0279621A (ja) | 絶縁ゲート形バイポーラトランジスタの異常検出方法 | |
| SU429494A1 (ru) | Способ несимметричного управления преобразовательной установкой | |
| JPS63124765A (ja) | Ｉｇｂｔの動作状態監視回路 | |
| JPH0564548B2 (ja) | ||
| JPS5854870A (ja) | 故障検出回路 | |
| RU1805536C (ru) | Устройство дл управлени @ выпр мител ми с промежуточным последовательным инвертором тока | |
| JP2519239B2 (ja) | 電力変換装置 | |
| JPS61122578A (ja) | 電源回路 | |
| JPH04207992A (ja) | エレベータの電力変換装置 | |
| JPS62254672A (ja) | インバ−タの制御回路 | |
| JPS62213576A (ja) | 電流形インバ−タ装置 |