JPS6362031A - デイスプレイ・システム - Google Patents

デイスプレイ・システム

Info

Publication number
JPS6362031A
JPS6362031A JP20705886A JP20705886A JPS6362031A JP S6362031 A JPS6362031 A JP S6362031A JP 20705886 A JP20705886 A JP 20705886A JP 20705886 A JP20705886 A JP 20705886A JP S6362031 A JPS6362031 A JP S6362031A
Authority
JP
Japan
Prior art keywords
display
displays
refresh
microprocessor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20705886A
Other languages
English (en)
Inventor
Masanobu Arimoto
有本 昌伸
Yoshiji Ichieda
市枝 由次
Yuji Hiramitsu
平光 裕二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20705886A priority Critical patent/JPS6362031A/ja
Publication of JPS6362031A publication Critical patent/JPS6362031A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は銀行窓口の相談コーナー等で利用される、複数
台のディスプレイを有する装置等に用いられる、1つの
マイクロプロセッサで複数台のディスプレイを制御する
ディスプレイ・システムに関するものである。
〔従来の技術〕
1つのマイクロプロセッサで複数台のディスプレイを表
示制御する装置として、特開昭55−61843号公報
に記載された技術がある。
この技術は、複数台のディスプレイで共通のリフレッシ
ュメモリを使用して、複数台のCRTへの表示を、アド
レス毎に制御するものである。
〔発明が解決しようとする問題点〕
しかし、上記従来技術においては、共通のリフレッシュ
メモリを使用しているため、例えば、複数台のディスプ
レイの同一行に別の表示データを表示することはできな
いという問題があった。
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来のディスプレイ・システム゛に・お
ける上述の如き問題を解消し、複数台のディスプレイの
同一行に別の任意の表示データを表示することが可能な
、ディスプレイ・システムを提供することにある。
〔問題点を解決するための手段〕
本発明の上記目的は、複数台のディスプレイを制御する
ディスプレイ・システムにおいて、前記複数のディスプ
レイの各々に対応した、それぞれ独立した表示回路と、
該表示回路の各々に対応した複数のリフレッシュメモリ
と、該複数のリフレッシュメモリの内容を書替えること
によりこれに対応する前記各ディスプレイの表示内容を
制御するマイクロプロセッサと、該マイクロプロセッサ
によって切替えられ、前記複数のリフレッシュメモリの
各々への書込み・読出しを許可または禁止する複数の切
替えスイッチとを設けたことを特徴とする、ディスプレ
イ・システムによって達成される。
〔作用〕
本発明においては、上記複数台のディスプレイの各々が
、それぞれ、独立した表示回路とリフレッシュメモリと
を有し、独立に動作する如く構成されている。
上記マイクロプロセッサは1表示データの書替えを行う
際、いずれかのディスプレイを選択するよう切替えを行
った上で、該当するリフレッシュメモリの内容を書替え
る。これにより、メモリ競合等、繁雑なタイミング制御
は発生せず、誤動作することもない。
〔実施例〕
以下1本発明の実施例を図面に基づいて詳細に説明する
。
以下の説明においては、銀行の相談カウンターでの使用
を例に挙げる。
第2図は銀行の相談カウンター5で、銀行員3と顧客4
とが向い合って相談している状況を示す斜視図である。
カウンター5に埋め込まれたディスプレイ(A)1は顧
客4に対する説明用、ディスプレイ(B)2は銀行員専
用に使用される。
上述の如き使用形態を取る場合、2台のディスプレイに
は、それぞれ、別のデータを表示する必要があることが
多い。
第1図は本発明の一実施例を示すディスプレイ・システ
ムの構成図である0図において、1,2は上記ディスプ
レイ、6はマイクロプロセッサ、7は制御プログラムを
格納しているメモリ、8はデータ・アドレスバス、9,
10は前記ディスプレイ1,2に対応する表示回路、1
1.12は前記ディスプレイ1.2に対応するリフレッ
シュメモリを示している。
上記表示回路9,10に接続されるリフレッシュメモリ
11.12は、第3図に示す如く、マイクロプロセッサ
6の同一アドレス空間に並列に配置されている。本実施
例は、後述する如く、第4図に示すように、ディスプレ
イ1にrl、2,3J、ディスプレイ2の同一行にrA
、B、C」と表示させる場合の動作を示すものである。
第1図に戻って構成の説明を続ける。
13、14は上記リフレッシュメモリ11.12に接続
されているキャラクタジェネレータ、15は後述するグ
ラフ表示回路、 16.17は後述するリフレッシュメ
モリ選択用の切替えスイッチを示している。
上記各ディスプレイ1,2には、それぞれ、表示回路9
,10がリフレッシュメモIJII、12を繰り返しア
クセスして表示データを読出し、キャラクタジェネレー
タ13.14を介して、これを文字列として表示する。
この場合の表示内容は、上記リフレッシュメモリ11.
12の内容によって決まることは言うまでもない。
ディスプレイ1,2の同一行に異なる文字列を表示した
い場合、例えば、前述の如く、第4図に示すように、デ
ィスプレイ1にrl、2,3J、ディスプレイ2の同一
行にrA、B、CJと表示させる場合、以下のようにす
る。
すなわち、メモリ7中のプログラムで、切替えスイッチ
16をオン、17をオフにセットして、リフレッシュメ
モリ11の該当アドレスにrl、2,3Jを書込み、次
に、切替えスイッチ16をオフ、17をオンにセットし
て、リフレッシュメモリ12の同一アドレスにrA、B
、CJを書込むことにより、この書込まれたリフレッシ
ュメモリ11.12を、前述の如く読出して表示するこ
とにより達成できる。
同様に、表示データの変更を行いたいディスプレイに対
応する切替えスイッチ16.17をマイクロプロセッサ
6で選択し、上記リフレッシュメモリ11、12への書
込みを行うことにより、2台のディスプレイに別々のデ
ータを自由に表示することが可能である。
また、切替えスイッチ16.17を、同時にオンしてデ
ータの書込みを行うことにより、2台のディスプレイに
同時に同一のデータを表示することもできる。
同様に、リフレッシュメモリ11.12には文字のみ表
示させ、映像信号18.19に、プログラムで制御する
切替えスイッチ20.21をオアゲート22.23を介
して前記グラフ表示回路を接続することにより、1つの
グラフ表示回路で任意のディスプレイにグラフ表示を行
うことも可能である。
また、前記リフレッシュメモリ11.12に接続するキ
ャラクタジェネレータ13.14の、−文字当りのドツ
ト数を、例えば、一方は縦16X横16、もう一方は縦
24X横24等としても良い。
上記実施例においては、1台のマイクロプロセッサで2
台のディスプレイに別々のデータ表示を行うことができ
る例を示したが、ディスプレイの台数は、2台に限られ
るものではないことは言うまでもないことである。
〔発明の効果〕
以上述べた如く、本発明によれば、複数台のディスプレ
イを制御するディスプレイ・システムにおいて、前記複
数のディスプレイの各々に対応した、それぞれ独立した
表示回路と、該表示回路の各々に対応した複数のリフレ
ッシュメモリと、該複数のリフレッシュメモリの内容を
書替えることによりこれに対応する前記各ディスプレイ
の表示内容を制御するマイクロプロセッサと、該マイク
ロプロセッサによって切替えられ、前記複数のリフレッ
シュメモリの各々への書込み・読出しを許可または禁止
する複数の切替えスイッチとを設けたので、複数台のデ
ィスプレイの同一行に別の任意の表示データを表示する
ことが可能な、ディスプレイ・システムを実現できると
いう顕著な効果を奏するものである。
【図面の簡単な説明】
第1図は本発明の一実施例を示すディスプレイ・システ
ムの構成図、第2図は具体例としての銀行カウンターを
示す斜視図、第3図はリフレッシュメモリのメモリ空間
の割付は例を示す図、第4図はディスプレイの表示例を
示す図である。 1.2:ディスプレイ、6:マイクロプロセッサ、7:
制御プログラムを格納しているメモリ、8:データ・ア
ドレスバス、9,10:表示回路、11.12:リフレ
ッシュメモリ、13.14:キャラクタジェネレータ、
15ニゲラフ表示回路、16.17゜20.21:切替
えスイッチ、22,23ニオアゲート、24:メモリ空
間。 第     1     図 ら 第    2    図 第     3    図 第     4    図

Claims (1)

    【特許請求の範囲】
  1. 1、複数台のディスプレイを制御するディスプレイ・シ
    ステムにおいて、前記複数のディスプレイの各々に対応
    した、それぞれ独立した表示回路と、該表示回路の各々
    に対応した複数のリフレッシュメモリと、該複数のリフ
    レッシュメモリの内容を書替えることによりこれに対応
    する前記各ディスプレイの表示内容を制御するマイクロ
    プロセッサと、該マイクロプロセッサによって切替えら
    れ、前記複数のリフレッシュメモリの各々への書込み・
    読出しを許可または禁止する複数の切替えスイッチとを
    設けたことを特徴とするディスプレイ・システム。
JP20705886A 1986-09-03 1986-09-03 デイスプレイ・システム Pending JPS6362031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20705886A JPS6362031A (ja) 1986-09-03 1986-09-03 デイスプレイ・システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20705886A JPS6362031A (ja) 1986-09-03 1986-09-03 デイスプレイ・システム

Publications (1)

Publication Number Publication Date
JPS6362031A true JPS6362031A (ja) 1988-03-18

Family

ID=16533507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20705886A Pending JPS6362031A (ja) 1986-09-03 1986-09-03 デイスプレイ・システム

Country Status (1)

Country Link
JP (1) JPS6362031A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55103634A (en) * 1979-02-01 1980-08-08 Toshiba Corp Display unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55103634A (en) * 1979-02-01 1980-08-08 Toshiba Corp Display unit

Similar Documents

Publication Publication Date Title
JPS62260244A (ja) メモリカ−トリツジ
JPH06180685A (ja) マルチバンクフレームバッファランダムアクセスポートへ書込み、およびそれから読出すための装置および画素をマルチバンクフレームバッファへ書込む速度を向上させる方法
JPH0120430B2 (ja)
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JPH0732860Y2 (ja) 電子メッセージボード付ドア
JPS628192A (ja) カ−ソル制御回路
JPS63280326A (ja) ディスプレイ制御方式
JPS62147482A (ja) カ−ソル制御装置
JPH0447589A (ja) 半導体メモリ
JP2970711B2 (ja) タイムスロット入れ替え回路方式
JPH03288194A (ja) カーソル記憶制御回路
JPH01123285A (ja) 画面表示装置
JPH0253797B2 (ja)
JPS638696A (ja) 表示装置
JPS63256991A (ja) 編集記憶装置
JPS6321211B2 (ja)
JPS61272826A (ja) 表示方式
JPS63280298A (ja) ディスプレイ制御装置
JPS6159481A (ja) 表示画面切換え制御方式
JPH01320524A (ja) データ記憶装置
JPH06131519A (ja) Icカード
JPH02272665A (ja) 装置状態管理制御方式
JPS634355A (ja) 情報記憶装置
JPS62259898A (ja) 情報表示装置
JPS6275583A (ja) 画像表示装置