JPS6362042A - 障害検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 逸亙且１ 本発明は障害検出回路に関し、特にデータレジスタ及び
このレジスタの制御をなすレジスタ制御回路の障害検出
回路に関する。

従来技術 従来のかかる障害検出回路のブロック図が第２図に示さ
れており、２個のデータレジスタ１．２と、これ等デー
タレジスタ１，２を制御すべく２重化して設けられたレ
ジスタ制御回路３．４とがあり、両レジスタ制御回路３
，４は共に同一の制御信号を出力する様になっている。

よって、本例の如くレジスタ制御回路３，４の各出力で
独立にレジスタ１．２を夫々制御する代りに、一方のレ
ジスタ制御回路の出力で共通に両レジスタ１，２を制御
しても良い。この２重化されたレジスタ制御回路３．４
の２重化出力はエラーチェック回路５へ入力されて、こ
れ等百出力の比較チェックが行われ、レジスタ制御用出
力のエラー検出が可能となっている。

レジスタ１．２の各出力のエラーチェックを行うべくパ
リティチェック回路６．７がこれ等レジスタ１．２に夫
々対応して設けられている。レジスタ１，２の各格納デ
ータには予めパリティ情報が付加されており、よって各
パリティチェック回路６，７は対応するレジスタ１，２
のデータのパリティチェックを行ってパリティチェック
情報を発生するものである。

かかる従来の障害検出の回路方式では、各レジスタの格
納データに夫々対応したパリティチェック情報の他に、
更に多重化されたレジスタ制御回路の制御出力エラー情
報をも独立して出力する構成となっているので、エラー
報告用の信号が多くなるという欠点がある。

発明の目的 そこで、本発明はこのような従来のものの欠点を解決す
べくなされたものであって、その目的と・−＝　　　　
　　するところは、エラー報告の種類は従来と同じに維
持しつつそのエラー報告信号線の数はより少なくするこ
とが可能な障害検出回路を提供することにある。

及ｖｐ）ａす１感 本発明による障害検出回路は、夫々がパリティ付きデー
タを格納する複数のレジスタと、前記レジスタを制御す
べく多重化して設けられたレジスタ制御回路と、前記レ
ジスタ制御回路の多重化出力を比較チェックしてエラー
を検出するエラーチェック回路と、前記レジスタに夫々
対応して設けられ対応するレジスタの格納データをパリ
ティチェックする複数のパリティチェック回路と、前記
パリティチェック回路に夫々対応して設けられ対応する
パリティチェック情報を１入力とし前記エラーチェック
回路の出力を共通に他入力とする複数のエラー報告回路
と有し、前記エラー報告回路は、その共通入力がエラー
を示すものである場合には全てエラー報告信号を発生し
、それ以外の場合には対応する前記パリティチェック情
報を導出するよう”にしたことを特徴としている。

１凰１ 以下に図面を用いて本発明の実施例について詳細に説明
する。

第１図は本発明の実施例のブロック図であり、第２図と
同等部分は同一符号により示している。

本例においても、２個のレジスタ１．２が設けられてお
り、各格納データには予めパリティ情報が付加されてい
る。これ等レジスタ１．２をＩＩ御すべ（２重化構成の
レジスタ制御回路３，４が設けられており、両レジスタ
制御回路３．４は共に同一制御信号を発生するよう構成
されていることは従来例と同様となっている。

２重化構成のレジスタ制御回路３，４の２重化出力はエ
ラーチェック回路５にて比較チェックされエラー情報が
発生される。また、各レジスタ１゜２に夫々対応して設
けられたパリティチェック回路６．７は対応レジスタ１
．２の格納データのパリティチェックを行ってパリティ
チェック情報を夫々発生する。

更に、本発明においては、エラー報告回路８゜９がパリ
ティチェック回路６．７に夫々対応して設けられており
、これ等各エラー報告回路８．９の１入力には対応する
パリティチェック回路６゜７のパリティチェック情報が
印加されている。そして、エラー報告回路８．９の各他
入力にはエラーチェック回路５のエラー情報が共通に印
加されている。これ等エラー報告回路８．９は共通入力
であるエラー情報がエラーを示すものであるときは、す
べての出力にエラー報告信号を導出し、それ以外の場合
には、対応するパリティチェック情報を導出する様に構
成されている。

以下に、第１図のブロックの動作について説明する。レ
ジスタ１，２の各出力データは夫々対応するパリティチ
ェック回路６，７でパリティチェックされ、このパリテ
ィチェック情報は対応するエラー報告回路８．９へ入力
される。レジスタ制御回路３．４の２重化出力はエラー
チェック回路５にて比較され、同一か否かのエラー情報
が各エラー報告回路８．９へ共通に印加される。

エラー報告回路８においては、パリティチェック回路６
においてエラーが検出された場合、またはエラーチェッ
ク回路５においてレジスタ制御回路３，４の出力が一致
していない場合にエラーを報告する。エラー報告回路９
では、パリティチェック回路７においてエラーが検出さ
れた場合、またはエラーチェック回路５においてレジス
タ制御回路３，４の出力が一致していない場合にエラー
を報告する。

従って、エラー報告回路８にのみエラー報告が生じた場
合、レジスタ１のパリティエラーと判断され、エラー報
告回路９にのみエラー報告が生じた場合、レジスタ２の
パリティエラーと判断されることになる。エラー報告回
路８．９共にエラー報告が生じた場合には、レジスタ制
御回路３．４にエラーが生じたものと判断される。

こうすることにより、従来と同一のエラー検出が可能で
あるにもかかわらずエラー報告のための信号線が少なく
て済むという利点がある。

尚、上記実施例では、レジスタ１１．ｌＪ御回路を２重
化した場合につき説明したが、３重化以上の場合にも同
様に適用可能であり、またレジスタの数も実施例に限定
されることはない。

１１立ｌ」 叙上の如く、本発明によれば、少ない信号線で従来と同
一のエラー報告を行うことが可能となるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は従来の
障害検出回路を示すブロック図である。 主要部分の符号の説明 １．２・・・・・・レジスタ

Claims (1)

【特許請求の範囲】
1. 夫々がパリティ付きデータを格納する複数のレジスタと
   、前記レジスタを制御すべく多重化して設けられたレジ
   スタ制御回路と、前記レジスタ制御回路の多重化出力を
   比較チェックしてエラーを検出するエラーチェック回路
   と、前記レジスタに夫々対応して設けられ対応するレジ
   スタの格納データをパリティチェックする複数のパリテ
   ィチェック回路と、前記パリティチェック回路に夫々対
   応して設けられ対応するパリティチェック情報を１入力
   とし前記エラーチェック回路の出力を共通に他入力とす
   る複数のエラー報告回路と有し、前記エラー報告回路は
   、その共通入力がエラーを示すものである場合には全て
   エラー報告信号を発生し、それ以外の場合には対応する
   前記パリティチェック情報を導出するようにしたことを
   特徴とする障害検出回路。