JPS6362329A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6362329A JPS6362329A JP61208184A JP20818486A JPS6362329A JP S6362329 A JPS6362329 A JP S6362329A JP 61208184 A JP61208184 A JP 61208184A JP 20818486 A JP20818486 A JP 20818486A JP S6362329 A JPS6362329 A JP S6362329A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- oxide film
- vacuumized
- fluoric acid
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係シ、特にＳｉＨ４ガ
スを使用したポリシリコンＣＶＤ技術を用いたポリシリ
コン成長前の洗浄方法に関する。
スを使用したポリシリコンＣＶＤ技術を用いたポリシリ
コン成長前の洗浄方法に関する。
従来のポリシリコン成長前処理方法としては、アンモニ
ア・過酸化水素・純水の調合液等によるアルカリ洗浄、
硫酸過酸化水素の調合液等による酸洗浄、自然酸化膜除
去を目的とした弗酸・純水の希釈酸洗浄がある。
ア・過酸化水素・純水の調合液等によるアルカリ洗浄、
硫酸過酸化水素の調合液等による酸洗浄、自然酸化膜除
去を目的とした弗酸・純水の希釈酸洗浄がある。
前述した従来の洗浄技術は一長一短があシ、酸洗浄の場
合、重金属汚染を除去しやすいが、液の調合比、疲労度
等の管理が必要で、更に量産的な洗浄装置として維持す
るのが難しい。アルカリ洗浄法は量産的である反面、重
金属の除去が難しく、半導体装置のシリコン（Ｓｉ）基
板とポリシリコンとの界面に残シ、その後の熱処理等に
より、リーク不良等の特性不良が発生する。酸洗浄、ア
ルカリ洗浄後は、自然酸化膜が残るためにポリシリコン
成長後、不純物を拡散してもＳｉ基板中に拡散されにく
くなる。自然酸化膜除去を目的に、弗酸と純水の希釈弗
酸にてエツチングすると、重金属が除去される反面、液
中に含まれるゴミがＳｉ基板自体が活性化しているため
付着しやすい。ゴミが残ると、ポリシリコンの膜厚、膜
質をかえ、その後の不純物拡散にて特性不良の発生要因
となっている。
合、重金属汚染を除去しやすいが、液の調合比、疲労度
等の管理が必要で、更に量産的な洗浄装置として維持す
るのが難しい。アルカリ洗浄法は量産的である反面、重
金属の除去が難しく、半導体装置のシリコン（Ｓｉ）基
板とポリシリコンとの界面に残シ、その後の熱処理等に
より、リーク不良等の特性不良が発生する。酸洗浄、ア
ルカリ洗浄後は、自然酸化膜が残るためにポリシリコン
成長後、不純物を拡散してもＳｉ基板中に拡散されにく
くなる。自然酸化膜除去を目的に、弗酸と純水の希釈弗
酸にてエツチングすると、重金属が除去される反面、液
中に含まれるゴミがＳｉ基板自体が活性化しているため
付着しやすい。ゴミが残ると、ポリシリコンの膜厚、膜
質をかえ、その後の不純物拡散にて特性不良の発生要因
となっている。
本発明の目的は、前記問題点を解決し、良好な洗浄がで
き、特性不良が発生しないようＫした半導体装置の製造
方法に関する。
き、特性不良が発生しないようＫした半導体装置の製造
方法に関する。
本発明の構成は、半導体素子上のポリシリコンの成長前
処理工程において、アンモニア・過酸化水素・純水の調
合液であるアルカリ洗浄により半導体素子を洗浄した後
、自然酸化膜の除去及び重金属除去のため純水に希釈し
た希釈弗酸忙てエツチングし、更に希釈弗酸にて付着し
たゴミを除去し、酸化膜が形成されないようにチューブ
内を真空引きしたランプアニール装置内でアニールベー
クし、ゴミを焼きとばすことを特徴とする。
処理工程において、アンモニア・過酸化水素・純水の調
合液であるアルカリ洗浄により半導体素子を洗浄した後
、自然酸化膜の除去及び重金属除去のため純水に希釈し
た希釈弗酸忙てエツチングし、更に希釈弗酸にて付着し
たゴミを除去し、酸化膜が形成されないようにチューブ
内を真空引きしたランプアニール装置内でアニールベー
クし、ゴミを焼きとばすことを特徴とする。
上述した従来のポリシリ成長前処理方法に対し、本発明
はポリシリコン成長前に１半導体装置の特性等に影響を
与えず、重金属汚染を少なくシ、自然酸化膜を極力おさ
え、量産性に富んだ洗浄方法を提供するものであシ、さ
らにＳｉ基板に付着したゴミを焼きとばし、この時の熱
処理によシＳｉ基板が酸化されることがない。
はポリシリコン成長前に１半導体装置の特性等に影響を
与えず、重金属汚染を少なくシ、自然酸化膜を極力おさ
え、量産性に富んだ洗浄方法を提供するものであシ、さ
らにＳｉ基板に付着したゴミを焼きとばし、この時の熱
処理によシＳｉ基板が酸化されることがない。
次に本発明について図面を参照しながら詳細に説明する
。
。
第１図は本発明の一実施例の半導体装置の製造方法を順
に示す工程線図である。同図において、ポリシリコン前
処理は、それ以前の工程で付着した重金属及び有機的な
汚れを除去するために１アンモニア・温酸化水素・純水
の調合液によるアルカリ洗浄１を行なう。しかし、この
工程では、汚れの除去は可能なものの、重金属の除去効
果は少なく、かえってアルミニウム等の付着効果がある
。
に示す工程線図である。同図において、ポリシリコン前
処理は、それ以前の工程で付着した重金属及び有機的な
汚れを除去するために１アンモニア・温酸化水素・純水
の調合液によるアルカリ洗浄１を行なう。しかし、この
工程では、汚れの除去は可能なものの、重金属の除去効
果は少なく、かえってアルミニウム等の付着効果がある
。
したがって、次の工程に重金属を除去する工程が必要で
あシ、更に自然酸化膜が２０Ｘ程度形成されているため
、製品特性に影響を及ぼす。そのため、弗酸と純水との
比が１対３０のように希釈弗酸にてエツチング２をする
。しかし、重金属・自然酸化膜が除去できるがＳｉ基板
が活性化するため、エツチング・水洗中に、ゴミがＳｉ
基板に付着してしまう。このゴミをそのまま残し、ポリ
シリコン成長すると、ポリシリコンの膜厚ムラが生じ、
更に膜質かかわって、製品特性に影響を及ぼす。し ・
たがって、ポリシリコン成長前にゴミを除去する工程が
必要とされ、自然酸化膜が形成されず、ゴミが除去でき
る工程としては、ランプアニールによるゴミの焼き飛ば
しがある。ランプアニール装置内の８ｉ基板を入れるチ
ューブ内を真空引きし、常温から７００℃程度の加熱を
し、ベーク３を行う。
あシ、更に自然酸化膜が２０Ｘ程度形成されているため
、製品特性に影響を及ぼす。そのため、弗酸と純水との
比が１対３０のように希釈弗酸にてエツチング２をする
。しかし、重金属・自然酸化膜が除去できるがＳｉ基板
が活性化するため、エツチング・水洗中に、ゴミがＳｉ
基板に付着してしまう。このゴミをそのまま残し、ポリ
シリコン成長すると、ポリシリコンの膜厚ムラが生じ、
更に膜質かかわって、製品特性に影響を及ぼす。し ・
たがって、ポリシリコン成長前にゴミを除去する工程が
必要とされ、自然酸化膜が形成されず、ゴミが除去でき
る工程としては、ランプアニールによるゴミの焼き飛ば
しがある。ランプアニール装置内の８ｉ基板を入れるチ
ューブ内を真空引きし、常温から７００℃程度の加熱を
し、ベーク３を行う。
常温に戻して、真空を解除すれば、Ｓｉ基板は酸化され
ない。その後、ポリシリ成長４を行う。
ない。その後、ポリシリ成長４を行う。
以上説明したように１本発明によれば、アルカリ洗浄、
希釈弗酸洗浄の後、真空によるランプアニールベークを
付加することにより、量産性に優れ、製品特性向上問題
を生じないという効果が得られる。
希釈弗酸洗浄の後、真空によるランプアニールベークを
付加することにより、量産性に優れ、製品特性向上問題
を生じないという効果が得られる。
前記実施例では、ポリシリコンと限定したが、この他に
不純物をドープしたポリシリコンにも適用でき、更に８
ｉ基板上に成長する酸化膜成長、窒化膜成長等にも同様
に適用できる。
不純物をドープしたポリシリコンにも適用でき、更に８
ｉ基板上に成長する酸化膜成長、窒化膜成長等にも同様
に適用できる。
第１図は本発明の一実施例の半導体装置の製造方法を示
す工程線図である。 １・・・・・・アルカリ洗浄工程、２・・・・・・希釈
弗酸エツチング工程、３・・・・・・ベーク工程、４・
・・・・・ポリシリコン成長工程。 ゝ；ｆう′
す工程線図である。 １・・・・・・アルカリ洗浄工程、２・・・・・・希釈
弗酸エツチング工程、３・・・・・・ベーク工程、４・
・・・・・ポリシリコン成長工程。 ゝ；ｆう′
Claims (1)
- 半導体素子上のポリシリコンの成長前処理を行う半導体
の製造方法において、前記半導体素子をアンモニア・過
酸化水素・純水の調合液のアルカリ洗浄後、希釈弗酸に
よって自然酸化膜を除去し、更に真空引きしたチューブ
内でランプアニールを用いたベークをすることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208184A JPS6362329A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61208184A JPS6362329A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6362329A true JPS6362329A (ja) | 1988-03-18 |
Family
ID=16552052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61208184A Pending JPS6362329A (ja) | 1986-09-03 | 1986-09-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6362329A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5098866A (en) * | 1988-12-27 | 1992-03-24 | Texas Instruments Incorporated | Method for reducing hot-electron-induced degradation of device characteristics |
| US5281544A (en) * | 1990-07-23 | 1994-01-25 | Seiko Epson Corporation | Method of manufacturing planar type polar transistors and combination bipolar/MIS type transistors |
| US5404043A (en) * | 1990-07-23 | 1995-04-04 | Seiko Epson Corporation | Semiconductor devices of the planar type bipolar transistors and combination bipolar/MIS type transistors |
-
1986
- 1986-09-03 JP JP61208184A patent/JPS6362329A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5098866A (en) * | 1988-12-27 | 1992-03-24 | Texas Instruments Incorporated | Method for reducing hot-electron-induced degradation of device characteristics |
| US5281544A (en) * | 1990-07-23 | 1994-01-25 | Seiko Epson Corporation | Method of manufacturing planar type polar transistors and combination bipolar/MIS type transistors |
| US5404043A (en) * | 1990-07-23 | 1995-04-04 | Seiko Epson Corporation | Semiconductor devices of the planar type bipolar transistors and combination bipolar/MIS type transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4104676B2 (ja) | シリコン表面からの自然酸化物のインシチュウ清浄化法 | |
| CN101765905B (zh) | 半导体器件的制备方法 | |
| CN100442442C (zh) | 硅外延晶片的制造方法 | |
| KR102966607B1 (ko) | 에피택셜 웨이퍼의 제조방법 | |
| JPH04226017A (ja) | 低欠陥ポリシリコン集積回路の製造方法 | |
| WO2025119199A1 (zh) | 半导体器件的制造方法 | |
| CN103928294B (zh) | 选择性外延生长锗硅的晶片预处理方法 | |
| JPH08236462A (ja) | 気相成長方法 | |
| JPH05259091A (ja) | 半導体装置の製造方法 | |
| JPH07193002A (ja) | ガリウムヒ素の分子線エピタキシャル成長用シリコン窒化物ガリウム拡散障壁の作成方法 | |
| JPH08325735A (ja) | タングステン膜の形成方法 | |
| JPH05144751A (ja) | 半導体エピタキシヤル基板の製造方法 | |
| JP2003151987A (ja) | 半導体基板、及び、半導体基板の製造方法 | |
| TWI762205B (zh) | 在絕緣基板上製備石墨烯薄膜的方法 | |
| JPS63129633A (ja) | 半導体表面処理方法 | |
| CN105047551A (zh) | 一种镍化硅合金的制备方法 | |
| JPH04258115A (ja) | 半導体基板の製造方法 | |
| JP3578063B2 (ja) | Ｓｉウェーハの前処理方法及び半導体ウェーハ | |
| CN111354628B (zh) | 一种氮化镓生长衬底的制作方法 | |
| JPH02237025A (ja) | 半導体装置の製造方法 | |
| JPS5939029A (ja) | 半導体製造装置の清浄化方法 | |
| JP6291341B2 (ja) | 基台をクリーニングする方法、半導体ウエハの熱処理方法、及び固体撮像装置の製造方法 | |
| TW459278B (en) | Process of cleaning furnace capable of decreasing particle contamination | |
| JPH03238824A (ja) | 半導体装置の製造方法 | |
| JPH05267260A (ja) | 半導体表面の安定化方法及び半導体装置の製造方法 |