JPS6364343A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6364343A JPS6364343A JP20893886A JP20893886A JPS6364343A JP S6364343 A JPS6364343 A JP S6364343A JP 20893886 A JP20893886 A JP 20893886A JP 20893886 A JP20893886 A JP 20893886A JP S6364343 A JPS6364343 A JP S6364343A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- wiring
- interconnection
- sio2 film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は８１基板上にＳ ｉＯ２膜を介してＡｌ配線を
有する半導体装置に関するものである。
有する半導体装置に関するものである。
〈従来の技術〉
従来の半導体装置（２層配線デバイス）の構造を第４図
に示す。図に於いて、１ｉｔＳｉ基板、２はＳｉＯ３膜
、３は１層目のＡ４配線、４は層間絶縁膜、５は２層目
のＡｌ配線である。
に示す。図に於いて、１ｉｔＳｉ基板、２はＳｉＯ３膜
、３は１層目のＡ４配線、４は層間絶縁膜、５は２層目
のＡｌ配線である。
〈発明が解決しようとする問題点〉
しかしながら、上記従来の半導体装置；こは、層間配線
ショート不良が生じ易いという問題点かあった。
ショート不良が生じ易いという問題点かあった。
この点を第５図の製造工程図に基づき詳細に説明する。
（１１周知のプロセヌにより１層目のＡ４配線ＣＡｌ−
５ｉ配線等を含む）形成までを完了したＩＣ−ＬＳＩの
表面付近の断面構造を示す。
５ｉ配線等を含む）形成までを完了したＩＣ−ＬＳＩの
表面付近の断面構造を示す。
（２１Ｓｉ基板１とＡ６配線３とのオーミックコンタク
トを得るために４００℃〜５００℃の温度範囲下で所定
の時間シンタリングを行う。この際ＡＪ配線表面には、
Ｓ １０２とＡｅとの熱膨張係数差により生じる膜内応
力の緩和現象の結果としてヒルロック６が発生する。
トを得るために４００℃〜５００℃の温度範囲下で所定
の時間シンタリングを行う。この際ＡＪ配線表面には、
Ｓ １０２とＡｅとの熱膨張係数差により生じる膜内応
力の緩和現象の結果としてヒルロック６が発生する。
（３）層間絶縁膜４としてＣｖＤ ＳｉＯ２膜、ＳｉＮ
膜、ＰＳＧ膜等やポリイミド系樹脂層を全面に形成（成
長）させる。ヒルシロツタ上の層間絶縁１嘆は平坦部ン
こ比へ著しく薄くなり、極部ではヒルロック最上部が絶
縁膜表面に露出してしまう。
膜、ＰＳＧ膜等やポリイミド系樹脂層を全面に形成（成
長）させる。ヒルシロツタ上の層間絶縁１嘆は平坦部ン
こ比へ著しく薄くなり、極部ではヒルロック最上部が絶
縁膜表面に露出してしまう。
（４）２層目のＡ４配線５を形成する。この際、上記露
出部分は層間配線のショートを引き起こす。
出部分は層間配線のショートを引き起こす。
また、２層目のＡ４配線とｌ石目のＡｌ配線との良好な
コンタクトを得るために再度シンクリングを行うと、ヒ
ルロックの数は更に増加し、すでに発生しているヒルロ
ックは成長する。これは層間配線ショート不良を増加さ
せる結果となる。
コンタクトを得るために再度シンクリングを行うと、ヒ
ルロックの数は更に増加し、すでに発生しているヒルロ
ックは成長する。これは層間配線ショート不良を増加さ
せる結果となる。
本発明は上記問題点を解決し、層間配線ショートを著し
く低減させる構造を提供するものである。
く低減させる構造を提供するものである。
〈問題点を解決するための手段〉
ＳｉＯ２膜とＡ６配線との間にポリイミド系樹脂層を設
ける。
ける。
く作用〉
ＳｉＯ２膜とＡ６配線との間にバッファ層としてポリイ
ミド系樹脂層を設けることにより、ＳｉＯ２とＡ６間の
熱膨張係数差により生じる膜内応力を吸収させ、Ａ６６
配線面のヒツジロックの発生を防止する。
ミド系樹脂層を設けることにより、ＳｉＯ２とＡ６間の
熱膨張係数差により生じる膜内応力を吸収させ、Ａ６６
配線面のヒツジロックの発生を防止する。
〈実施例〉
以下、実施例に基いて本発明の詳細な説明する。
第１図は本発明の一実施例（２届配線デバイヌ）の構造
を示す断面図である。
を示す断面図である。
−に於いて、１１は８１基板、１２は５１０２換、１３
はポリイミド系樹脂層、１４は１層目のＡ ｅ配線（Ａ
６−５ｉ配線等を含む）、１５は層間絶縁膜、１６は２
層日のＡ ｅ配線である。
はポリイミド系樹脂層、１４は１層目のＡ ｅ配線（Ａ
６−５ｉ配線等を含む）、１５は層間絶縁膜、１６は２
層日のＡ ｅ配線である。
製造方法を第２図の製造工程図により説明する。
（ｌ］ Ｓ １０２嘆１２にコンタクト窓を開化する
ｎｉＪに、ポリイミド系樹脂層１３を回転塗布方式′Ｌ
こより形成し、所定の熱処理により熟的に安定な膜とす
る。
ｎｉＪに、ポリイミド系樹脂層１３を回転塗布方式′Ｌ
こより形成し、所定の熱処理により熟的に安定な膜とす
る。
（２）周知のホトエツチング技術（プラズマ又はケミ力
／ｌ／）によりコンタクト窓１７を開孔する。
／ｌ／）によりコンタクト窓１７を開孔する。
（３）１層目のＡ１１！配線１４を形成する。
以降は従来技術と同一プロセスである。すなわち、Ｓ
ｉ基板とＡ６配線とのオーミックコンタクトを得るため
にシンクリングを行い、居間絶縁１慎１５を形成し、２
層目のＡＪ配線１６を形成する。
ｉ基板とＡ６配線とのオーミックコンタクトを得るため
にシンクリングを行い、居間絶縁１慎１５を形成し、２
層目のＡＪ配線１６を形成する。
以上のように、Ａ／’配線とＳ ＋ ０２慎間にバッフ
ァ層としてポリイミド系樹脂層を設けることにより、Ａ
４と８１０２間の熱膨張係数差により生ずる膜内応力は
バッファ層に吸収され、Ａ ｌ配線表面のヒルロックの
発生が防止される（第３図参照。
ァ層としてポリイミド系樹脂層を設けることにより、Ａ
４と８１０２間の熱膨張係数差により生ずる膜内応力は
バッファ層に吸収され、Ａ ｌ配線表面のヒルロックの
発生が防止される（第３図参照。
矢印＝応力）。これにより、多層配線の層間配線ショー
ト不良は著しく低域され、高歩留りのデバイス作成が可
能となる。
ト不良は著しく低域され、高歩留りのデバイス作成が可
能となる。
尚、単層配線デバイスに本発明を適用した場合、保護膜
形成後の熱処理に於いても保護膜にクラックの発生が無
い高信頼性デバイスの作成が可能となる。
形成後の熱処理に於いても保護膜にクラックの発生が無
い高信頼性デバイスの作成が可能となる。
また、ポリイミド系樹脂を感光性のものにすれば、ポリ
イミド系樹脂膜をレジヌト膜として、Ｓ ｉ Ｏ２膜を
エツチングできるので、工程増にもならず上記効果が得
られる。
イミド系樹脂膜をレジヌト膜として、Ｓ ｉ Ｏ２膜を
エツチングできるので、工程増にもならず上記効果が得
られる。
〈発明の効果〉
以上説明したように本発明によれば、従来の問題点を解
決できる極めて有用な半導体装置が提供されるものであ
る。
決できる極めて有用な半導体装置が提供されるものであ
る。
第１図、第２図ｉｌ＋乃至（３；、第３図、第４図及び
第５回国乃至（４）は断面図である。 符号の説明 １１：Ｓｉ基板、１２：ＳｉＯ２膜、１３：ポリイミド
系樹脂層、１４：１層目のＡｌ配線、１５：層間絶縁膜
、１６：２層目のＡｌ配線。
第５回国乃至（４）は断面図である。 符号の説明 １１：Ｓｉ基板、１２：ＳｉＯ２膜、１３：ポリイミド
系樹脂層、１４：１層目のＡｌ配線、１５：層間絶縁膜
、１６：２層目のＡｌ配線。
Claims (1)
- １、Ｓｉ基板上にＳｉＯ＿２膜を介してＡｌ配線を有す
る半導体装置に於いて、上記ＳｉＯ＿２膜とＡｌ配線と
の間にポリイミド系樹脂層を設けたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20893886A JPS6364343A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20893886A JPS6364343A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6364343A true JPS6364343A (ja) | 1988-03-22 |
Family
ID=16564618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20893886A Pending JPS6364343A (ja) | 1986-09-04 | 1986-09-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6364343A (ja) |
-
1986
- 1986-09-04 JP JP20893886A patent/JPS6364343A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPH05218015A (ja) | 半導体装置 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPH05234991A (ja) | 半導体装置 | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JPH04216630A (ja) | 半導体素子の配線形成方法 | |
| JPS6174352A (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPH0419707B2 (ja) | ||
| JPS6240746A (ja) | 半導体装置 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JPH01110749A (ja) | 半導体装置の製造方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPS6151848A (ja) | 半導体装置の製造方法 | |
| JPS58105553A (ja) | 半導体装置の製造方法 | |
| JPS5898948A (ja) | 半導体装置の製造方法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPS63160365A (ja) | 半導体装置用絶縁基板 | |
| JPH0714918A (ja) | 半導体素子の製造方法 | |
| JPS60134445A (ja) | 半導体装置の製造方法 | |
| JPH04298040A (ja) | 半導体集積回路装置の製法 | |
| JPS6365646A (ja) | 半導体装置 | |
| JPS59215747A (ja) | 半導体装置の製造方法 | |
| JPH01286444A (ja) | 半導体装置 |