JPS6174352A - 多層配線を有する半導体装置の製造方法 - Google Patents
多層配線を有する半導体装置の製造方法Info
- Publication number
- JPS6174352A JPS6174352A JP19640884A JP19640884A JPS6174352A JP S6174352 A JPS6174352 A JP S6174352A JP 19640884 A JP19640884 A JP 19640884A JP 19640884 A JP19640884 A JP 19640884A JP S6174352 A JPS6174352 A JP S6174352A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- layer
- insulating layer
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
０） 産業上の利用分野
本発Ｆ！Ｊ４＃ｉ多層配線を有する半導体装置の製造方
法に関する。
法に関する。
（→ 従来の技術
半導体集積回路装置では回路集積密度の高度化に伴なっ
て多層配線構造が用いられている。
て多層配線構造が用いられている。
第２図はこうした多層配線構造の一例を示し、（１）は
半導体基板、 １２）＃ｉ基板（１）表面に形成された
絶縁層、（３）は絶縁層（２）とに配設された第１のｉ
ｉＥ極配線、＋４）は層間絶縁層、（５）社層間絶縁層
（４）によって第１の電極配線（３）から絶縁して形成
された第２の電極配線である。
半導体基板、 １２）＃ｉ基板（１）表面に形成された
絶縁層、（３）は絶縁層（２）とに配設された第１のｉ
ｉＥ極配線、＋４）は層間絶縁層、（５）社層間絶縁層
（４）によって第１の電極配線（３）から絶縁して形成
された第２の電極配線である。
ところで、このような半導体装置は図示するように！［
１の電極配線（３）の加工形状が急峻な段差を有するた
め、その上層に配設される層間絶縁層１４）を介して第
２の電極配線噸５）がいわゆるエツジ効果により断線す
るなどの問題がある。
１の電極配線（３）の加工形状が急峻な段差を有するた
め、その上層に配設される層間絶縁層１４）を介して第
２の電極配線噸５）がいわゆるエツジ効果により断線す
るなどの問題がある。
この断線等を防止するために、従来種々の方法が用いら
れてきた。例えば特公昭４８−５４０７６号公報には、
配線電極をその長さ方向と直角な断面において、少なく
とも２つの階段部を両側に有するように形成することに
より断線等の問題を解消せんとした配線構造が提案され
ている。
れてきた。例えば特公昭４８−５４０７６号公報には、
配線電極をその長さ方向と直角な断面において、少なく
とも２つの階段部を両側に有するように形成することに
より断線等の問題を解消せんとした配線構造が提案され
ている。
（ハ）発明が解決しようとする問題点
しかしながら、上述したような電極構造は二重にエツチ
ング処理を施す必要があるなど特別な処理が必要になる
などの難点があった。本発明は上述した難点に鑑みてな
されたものにして簡単にして且つ配線電極の断線のおそ
れのない製造方法を提供することを目的とする。
ング処理を施す必要があるなど特別な処理が必要になる
などの難点があった。本発明は上述した難点に鑑みてな
されたものにして簡単にして且つ配線電極の断線のおそ
れのない製造方法を提供することを目的とする。
に）問題点を解決するだめの手段
本発明は、多層配線を有する半導体装置の製造方法であ
って、前記基板表面部に第１の電極層を形成し、前記第
１の電極層をエツチングして第１の電極配線を形成する
と共に第１の電極配線間隔が所定間隔以上離間している
箇所にダミーの電極層を形成し、その後シラノール溶液
を塗布して第１の電極配線およびダミーの１４極層を被
覆し且熱処理を施して絶縁層を形成し、然る後、絶縁層
上に第２の電極配線を形成することを特徴とする。
って、前記基板表面部に第１の電極層を形成し、前記第
１の電極層をエツチングして第１の電極配線を形成する
と共に第１の電極配線間隔が所定間隔以上離間している
箇所にダミーの電極層を形成し、その後シラノール溶液
を塗布して第１の電極配線およびダミーの１４極層を被
覆し且熱処理を施して絶縁層を形成し、然る後、絶縁層
上に第２の電極配線を形成することを特徴とする。
、（ホ）作 用
本発明によれば、第１の電極配線の上になだらかに絶縁
層が配設されるので、急峻な段差がなくなり、段差によ
る断線のおそれがなくなる。
層が配設されるので、急峻な段差がなくなり、段差によ
る断線のおそれがなくなる。
（へ）実施例
以下本発明の一実施例を第１図（イ）ないしくホ）Ｋ従
い説明する。
い説明する。
例えば、トランジスタ、ダイオード、抵抗などの回路素
子が形成されたシリコン半導体基板＋ｌｌの表面部には
酸化シリコンからなる絶縁膜（ｌυが形成されている（
第１図（イ））。
子が形成されたシリコン半導体基板＋ｌｌの表面部には
酸化シリコンからなる絶縁膜（ｌυが形成されている（
第１図（イ））。
この絶縁膜ｆｉｌｌ上に気相成長法などにより多結晶シ
リコンからなる４電性の第１の′４電極りを積層する（
＠１図（ロ））。
リコンからなる４電性の第１の′４電極りを積層する（
＠１図（ロ））。
欠いて、プラズマエツチングなどによりｆｒ望の第１の
電極配線０・・・および第１の電極配線α３（１３の間
隔が所定間隔、例えば５μｍの間隔以上離間している箇
所にダミーの電極層住４を同時に形成する（第１図を−
９）。次に、適度の粘度と表向張力を有するシラノール
溶液（例えば、東京応化製Ｓｉ−Ｆｉｌｍ ５ｉ−１１
０００）をスピン塗布によって、第１の１！桃配線（１
３・・・およびダミーの’ｔｉ！極層１１４）上に一様
に塗布する。すなわち、第１の電極配線（至）・・・の
段差を吸収してなめらかに塗布される。そして温度９０
０℃でベーキングを行う。この熱処理によってシラノー
ル溶液は酸化シリコンとなり、第１の電極配線０・・・
およびダミーの電極層Ｉ上になだらかな層間絶縁層−が
形成される（第１図に））。
電極配線０・・・および第１の電極配線α３（１３の間
隔が所定間隔、例えば５μｍの間隔以上離間している箇
所にダミーの電極層住４を同時に形成する（第１図を−
９）。次に、適度の粘度と表向張力を有するシラノール
溶液（例えば、東京応化製Ｓｉ−Ｆｉｌｍ ５ｉ−１１
０００）をスピン塗布によって、第１の１！桃配線（１
３・・・およびダミーの’ｔｉ！極層１１４）上に一様
に塗布する。すなわち、第１の電極配線（至）・・・の
段差を吸収してなめらかに塗布される。そして温度９０
０℃でベーキングを行う。この熱処理によってシラノー
ル溶液は酸化シリコンとなり、第１の電極配線０・・・
およびダミーの電極層Ｉ上になだらかな層間絶縁層−が
形成される（第１図に））。
最後に周知のアルミニクム蒸着により、局間絶縁層叩上
に第２の電極層Ｃ１ｅを形成し、多層配線を有する半導
体装置が形成される（第１ｃ！３（ホ））。
に第２の電極層Ｃ１ｅを形成し、多層配線を有する半導
体装置が形成される（第１ｃ！３（ホ））。
以上の説明で明らかなように、本発明によれば、第１の
電極配線０・・・上に配設される層間絶縁層日は、はと
んど段差がなくなるので、その上に配設される第２の電
極配線’１６）が断線するおそれはない。
電極配線０・・・上に配設される層間絶縁層日は、はと
んど段差がなくなるので、その上に配設される第２の電
極配線’１６）が断線するおそれはない。
（ト）発明の詳細
な説明したように、本発（７）方法によればシラノール
溶液を第１の電極配線およびダミーの電極層に一様に塗
布して熱処理をすることにより、なだらかな層間絶Ｍ層
がＪし成されるので、断線のおそれなどがなくなり、製
造歩留りおよび信頼性が向上するなどその工業的価値は
大きい。
溶液を第１の電極配線およびダミーの電極層に一様に塗
布して熱処理をすることにより、なだらかな層間絶Ｍ層
がＪし成されるので、断線のおそれなどがなくなり、製
造歩留りおよび信頼性が向上するなどその工業的価値は
大きい。
第１図（イ）ないしくホ）は本発明の製造工程を示す各
工程の断面図、第２図は従来の半導体装置の断面図であ
る。 １ｉｔ）・・・半導体基板、Ｕ・・・電極層、（１３・
・・第１の電極配線、ｑ４・・・ダミーの電極層、四・
・・層間絶縁層、１１６）・・・第２の電極配線。
工程の断面図、第２図は従来の半導体装置の断面図であ
る。 １ｉｔ）・・・半導体基板、Ｕ・・・電極層、（１３・
・・第１の電極配線、ｑ４・・・ダミーの電極層、四・
・・層間絶縁層、１１６）・・・第２の電極配線。
Claims (1)
- （１）基板表面部で第１の電極配線と第２の電極配線と
を絶縁層を介在させて積層した多層配線を有する半導体
装置の製造方法であつて、前記基板表面部に第１の電極
層を形成し、前記第１の電極層をエッチングして第１の
電極配線を形成すると共に第１の電極配線間隔が所定間
隔以上離間している箇所にダミーの電極層を形成し、そ
の後シラノール溶液を塗布して第１の電極配線およびダ
ミーの電極層を被覆し且熱処理を施して絶縁層を形成し
、然る後絶縁層上に第２の電極配線を形成することを特
徴とする多層配線を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19640884A JPS6174352A (ja) | 1984-09-19 | 1984-09-19 | 多層配線を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19640884A JPS6174352A (ja) | 1984-09-19 | 1984-09-19 | 多層配線を有する半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6174352A true JPS6174352A (ja) | 1986-04-16 |
Family
ID=16357360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19640884A Pending JPS6174352A (ja) | 1984-09-19 | 1984-09-19 | 多層配線を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6174352A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196141A (ja) * | 1988-01-29 | 1989-08-07 | Nec Corp | 配線層を有する半導体装置 |
| US4964135A (en) * | 1988-07-22 | 1990-10-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| JPH05326510A (ja) * | 1991-09-11 | 1993-12-10 | Nec Corp | 半導体装置 |
| EP0635891A1 (en) * | 1993-07-22 | 1995-01-25 | Sanyo Electric Co. Ltd | Semiconductor integrated circuit device |
-
1984
- 1984-09-19 JP JP19640884A patent/JPS6174352A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196141A (ja) * | 1988-01-29 | 1989-08-07 | Nec Corp | 配線層を有する半導体装置 |
| US4964135A (en) * | 1988-07-22 | 1990-10-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser |
| JPH05326510A (ja) * | 1991-09-11 | 1993-12-10 | Nec Corp | 半導体装置 |
| EP0635891A1 (en) * | 1993-07-22 | 1995-01-25 | Sanyo Electric Co. Ltd | Semiconductor integrated circuit device |
| US5565699A (en) * | 1993-07-22 | 1996-10-15 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3801880A (en) | Multilayer interconnected structure for semiconductor integrated circuit and process for manufacturing the same | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JPS6174352A (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPS6046036A (ja) | 半導体装置の製造方法 | |
| JPH0586661B2 (ja) | ||
| JPS5849026B2 (ja) | 多層配線の製法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JP3082807B2 (ja) | 半導体装置の配線構造 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPS62271453A (ja) | 半導体素子の製造方法 | |
| JPS60176230A (ja) | 半導体装置の製造方法 | |
| JPH03239348A (ja) | 半導体装置及びその製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS6364343A (ja) | 半導体装置 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPS60195950A (ja) | 多層配線部材 |