JPS6364353A - 混成集積回路装置および混成集積回路基板における電気抵抗の形成方法 - Google Patents

混成集積回路装置および混成集積回路基板における電気抵抗の形成方法

Info

Publication number
JPS6364353A
JPS6364353A JP61208474A JP20847486A JPS6364353A JP S6364353 A JPS6364353 A JP S6364353A JP 61208474 A JP61208474 A JP 61208474A JP 20847486 A JP20847486 A JP 20847486A JP S6364353 A JPS6364353 A JP S6364353A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
printed
trimming
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61208474A
Other languages
English (en)
Inventor
Hidenori Takahashi
高橋 秀則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP61208474A priority Critical patent/JPS6364353A/ja
Publication of JPS6364353A publication Critical patent/JPS6364353A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基板上に印刷抵抗からなる電気抵抗を有する薄
膜又は厚膜の混成集積回路装置と、基板上に印刷抵抗か
らなる電気抵抗を形成する薄膜又は厚膜の混成集積回路
基板における電気抵抗の形成方法に関するものである。
〔従来の技術〕
薄膜又は厚膜の混成集積回路装置(ハイブリッドIc)
では、例えばアルミナ、ガラス、プラスチック等の絶縁
基板上に導体と抵抗を、主として膜の状態で形成して作
成される。そして、これに能動素子としてトランジスタ
、ダイオード等が取り付けられた後に、プラスチック、
金属等の容器に封入される。
このような混成集積回路基板にお()る電気抵抗の形成
は、一般には印’ij:1法によってなされる。第4図
はこの印刷法による抵抗形成をに(明する平面図である
。同図において、絶縁性の基板1上に形成された一対の
導体端子2a、 2b間には、i[J !+ll抵抗3
として抵抗材料が印刷される。ところが、この印1則低
抗3の抵抗値は、材料、印1fす条件、焼成条件等によ
って同−設計のものでもバラツキが生じる。このバラツ
キは小さければ小さいほど望ましいが、実用的には10
%以下に抑えるのが困難である。そこで、従来からトリ
ミングと呼ばれる抵抗p正がなされている。
第5図はこのトリミングを説明するための平面図である
。図示の如く、印刷抵抗3に切り込み部4を形成し、こ
れによって正確な抵抗値制御を行なっている。なお、切
り込み部4の形成は例えば回転式ヤスリ、サンドブラス
ト、レーザ等によりなされる。
(発明が解決しようとする問題点〕 しかしながら、トリミングにより印N11iJ低杭の値
をある設定値に調整するとき、1〜リミング゛帖痕によ
っては1氏抗1直にドリフトを生じることかある。
このため、ドリフト量によっては再びトリミングをする
必要が生じたり、印刷抵抗自体が不良となる場合があり
、従って製品のコスト上昇等を招いている。
そこで本発明は、設定値に対して粘度よく制すロされた
抵抗値の電気抵抗を有する混成集積回路装置と、トリミ
ングによる印刷抵抗の調整を正確かつ容易に行なえる混
成集積回路基板における電気抵抗の形成方法とを提供す
ることを目的とする。
〔問題点を解決するための手段〕
本発明に係る混成集積回路装置は、基板上の一対の端子
間に、複数の印刷抵抗を並列に配設してなる所定抵抗値
の電気抵抗を有することを特徴とする。
また、本発明に係る混成集積回路基板にあける電気抵抗
の形成方法は、基板上の少なくとも一対の端子間に複数
の印刷抵抗を並列に形成する第1のステップと、複数の
印刷抵抗のうちの少なくとも1つを残して他の印1伺抵
抗をトリミングする第2のステップとを扁えることを特
徴とする。
(作用〕 本発明に係る混成集積回路装置は、以上のJ、うに(1
カ成されるので、複数の印刷抵抗、全体としての電気抵
抗の、トリミング後の抵抗値ドリフ1〜を低く抑えるよ
うに動く。
また、本発明に係る混成集積回路基板における電気抵抗
の形成方法は、以上のにうに構成されるので、第1のス
テップは複数の印刷抵抗からなる電気抵抗を基板上に形
成するように勧ぎ、第2のステップは一部の印刷抵抗の
トリミングによって、全体としての電気抵抗の調整精度
を向上させるように動く。
〔実施例〕
以下、添付図面の第1図および第2図を参照して本発明
の詳細な説明づる。なd3、第3図および第4図の従来
例と同一の要素には同一の符号を付し、干祝する説明を
省略する。
第1図は実施1r、すによる印■り抵抗の形成を説明す
る平面図で必り、第2図はこれにトリミングを行った後
の平面図である。第1図に示す如く、本実施例における
電気抵抗は、端子2a、 2b間に並列に形成された2
本の印刷抵抗3a、3bによって構成されている。この
印刷抵抗3a、3bの抵抗値が°精度J、く制御されて
いるとぎは、改めてトリミングを行う必要がなく、従っ
て基板1上に各種能動素子等が配設されて混成集積回路
装置が完成される。
設定値にバラツキのあるものについては、第2図に示す
ようにトリミングを行う。すなわら、一方の印刷抵抗3
aについて切り欠き部4を形成する。このとぎ、他方の
印刷抵抗3bについては河らトリミングを行うことなく
、放置しておく。
次に、上記実施例の作用を、従来例と比較して説明する
。第4図の従来例において、1ヘリミング前の印刷抵抗
3の抵抗値RをR3=Rとし、これに対して抵抗値をΔ
rだ【プ変動させる1〜リミングを施して第5図のよう
にすると、トリミング後(第5図)の印刷抵抗3の抵抗
1iU−はRA=R+Δr        ・・・(1
)となる。
一方、第1図の実施例において、トリミングi’+ii
の印〜t1]抵抗3a、3bの抵抗1直をそれぞれr、
rbとし、これらの並列抵抗RB@R3=Rどし、hす
r’、=rbとすると、トリミング前の並列31−を抗
RBは RI3=r  −rb/(r、+rb)=r、/2=r
b/2=R−(2> となる。すなわち、第4図の従来例の印刷抵抗3と比べ
て、第1図の印刷抵抗3a、3bはそれぞれ2倍の抵抗
値を有する。そこで、この印刷抵抗3aにトリミングを
施して仝休の並列抵抗値RAを RA−R+Δr・・・(3) にしJ:うとしたとき、抵抗値変動がトリミング前の抵
抗値に比例すると仮定すると、印刷抵抗3aの抵抗値の
変動は第5図の従来例の21)Svなわち2Δrとなる
その結果、上記式(2>、(3)によって、印刷抵抗3
a、3bの並列抵抗の抵抗1ヒ1の変動Xは次のように
求めることかできる。
R8士X=R+X RA = (ra+2△r)rb/ ((r8+2△r)+rb) −(2R+2△r)2R/ (4R+2Δr) ゆえに 2R(2R+2△r) =(R+X>(4R+2△r) となり、従ってX=Δr/(2R十Δr ’) ・(4
)となる。
第3図はトリミング後の抵抗値の変動率をグラフで示す
図である。式(1)に示す如く、従来例におけるトリミ
ング後の抵抗値の変動は△rとなるので、第3図に曲線
(1)で示す如く変動率は大きくなる。これに対して、
式(4)に示す如く、本実施例におけるI−リミング後
の並列抵抗値の変  。
勅は 八 r/(2R十 Δ r ) となるので、第3図に曲線(2)で示す如く変動率は小
さくできる。従って、トリミングの精度を高めることが
できる。
本発明は上記実施例に限定されるものではなく、種・々
の変形が可能である。例えば、並列に形成される印刷抵
抗は3本以上であってもにり、また、それぞれ異なる抵
抗値であってもよい。さらに、基板上に平行に配設され
るものに限らず、一対の端子間に並列に形成されていれ
ばいかなる配置であってもよい。
(発明の効果) 以上、詳細に説明したように本発明によれば、複数の印
刷抵抗によって電気抵抗を形成したので、トリミング後
の抵抗値のドリフ1〜を低く抑え、従って設定値に対し
て!i′i度よく制御された電気抵抗を有する混成集積
回路装置を得ることができる。
また本発明によれば、一対の端子間に複数の印刷抵抗を
形成し、次いで少なくとも1つを残して他の印刷抵抗を
トリミングするようにしたので、電気抵抗の抵抗値の調
整精度を向上させ、従ってトリミングによる抵抗値の調
整を正確かつ容易に行なうことができる混成集積回路基
板にあける電気抵抗の形成方法が1昇られる。
【図面の簡単な説明】
第1図は本発明の一実施例による印刷抵抗の形成を説明
する平面図、第2図は第1図に示す印刷抵抗に対してト
リミングを行った後の平面図、第3図はトリミング後の
抵抗値を変動率を示す図、第4図は従来例による印刷抵
抗の形成を説明する平面図、第5図は第4図に示づ一印
刷抵抗にトリミングを行った後の平面図である。 1・・・基板、2・・・端子、3,3a、3b・・・印
刷抵抗、4・・・切り込み部。 特Ll’F出願人  住友電気工業株式会社代理人弁理
士   長谷用  芳  樹■発明のl’llす)l抵
抗の平面図 筒  1  ス 本発明のトリミングの説明図 第2図 第  3  図

Claims (1)

  1. 【特許請求の範囲】 1、基板上の一対の端子間に、複数の印刷抵抗を並列に
    配設してなる所定抵抗値の電気抵抗を有する混成集積回
    路装置。 2、基板上の少なくとも一対の端子間に、所定抵抗値の
    電気抵抗を形成する混成集積回路基板における電気抵抗
    の形成方法において、 前記一対の電極間に複数の印刷抵抗を並列に形成する第
    1のステップと、 前記複数の印刷抵抗のうちの少なくとも1つを残して他
    の印刷抵抗をトリミングする第2のステップと を備えることを特徴とする混成集積回路基板における電
    気抵抗の形成方法。 3、前記第1のステップで形成される複数の印刷抵抗は
    抵抗値が互いに略同一である特許請求の範囲第2項記載
    の混成集積回路基板における電気抵抗の形成方法。
JP61208474A 1986-09-04 1986-09-04 混成集積回路装置および混成集積回路基板における電気抵抗の形成方法 Pending JPS6364353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61208474A JPS6364353A (ja) 1986-09-04 1986-09-04 混成集積回路装置および混成集積回路基板における電気抵抗の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61208474A JPS6364353A (ja) 1986-09-04 1986-09-04 混成集積回路装置および混成集積回路基板における電気抵抗の形成方法

Publications (1)

Publication Number Publication Date
JPS6364353A true JPS6364353A (ja) 1988-03-22

Family

ID=16556770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61208474A Pending JPS6364353A (ja) 1986-09-04 1986-09-04 混成集積回路装置および混成集積回路基板における電気抵抗の形成方法

Country Status (1)

Country Link
JP (1) JPS6364353A (ja)

Similar Documents

Publication Publication Date Title
US5198794A (en) Trimmed resistor
US6725436B2 (en) Resistor circuit
US4418474A (en) Precision resistor fabrication employing tapped resistive elements
JPS6364353A (ja) 混成集積回路装置および混成集積回路基板における電気抵抗の形成方法
JPH09205004A (ja) チップ抵抗器及びその製造方法
JPS62174902A (ja) 厚膜抵抗体のトリミング方法
KR100464130B1 (ko) 저항치 조정방법
JPH01302701A (ja) 印刷抵抗体
JP2004200424A (ja) チップ抵抗器
JPH05235279A (ja) 半導体集積回路装置
JPS6290901A (ja) 角形チツプ抵抗器
JPH0252406A (ja) チップ抵抗器
GB1583684A (en) Electrical layer resistor and a method for its manufacture
JPS61229302A (ja) 並置型抵抗体装置
JPS63219105A (ja) 印刷抵抗体の抵抗値調整方法
JPS6037702A (ja) 膜抵抗体
JPH01143204A (ja) 可変抵抗器
JPS6027185A (ja) 混成集積回路基板の製造方法
JPS6122601A (ja) チツプ抵抗器
JPH02312203A (ja) 厚膜抵抗体のトリミング方法
JPH09326540A (ja) 抵抗パターンを有する電子回路基板
JPS6340394A (ja) 混成集積回路基板
JP2006278810A (ja) 薄膜温度センサ及びその特性調整方法
JPH02148801A (ja) 膜状抵抗体及びそのトリミング方法
JPH03268301A (ja) トリミング用多重抵抗器