JPS6366114B2 - - Google Patents
Info
- Publication number
- JPS6366114B2 JPS6366114B2 JP23195982A JP23195982A JPS6366114B2 JP S6366114 B2 JPS6366114 B2 JP S6366114B2 JP 23195982 A JP23195982 A JP 23195982A JP 23195982 A JP23195982 A JP 23195982A JP S6366114 B2 JPS6366114 B2 JP S6366114B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mode
- code
- encoding
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は画像データ圧縮回路に係り、超高速フ
アクシミリ等の画像入力装置において、パイプラ
インによる並列データ転送を効率よく処理できる
ようにしたものに関する。
アクシミリ等の画像入力装置において、パイプラ
インによる並列データ転送を効率よく処理できる
ようにしたものに関する。
画像データ圧縮方式の国際標準規格としてモデ
フアイドリード（以下MRという）方式である。
MR方式は符号化走査線上の変化点（白→黒、黒
→白へ変わる境界点）の位置を参照走査線上の同
じ変化を示す変化点との相対距離（以下これをズ
レという）、又は符号化走査線上の直前の反対の
変化を示す変化点との相対距離（以下これをラン
レングスと称し、RLで示す）で表わす方式であ
る。これにより画像データ中の変化点の80〜90％
がズレで表現でき、このズレに対して短かい符号
を割当てることで高い圧縮率が得られる。
フアイドリード（以下MRという）方式である。
MR方式は符号化走査線上の変化点（白→黒、黒
→白へ変わる境界点）の位置を参照走査線上の同
じ変化を示す変化点との相対距離（以下これをズ
レという）、又は符号化走査線上の直前の反対の
変化を示す変化点との相対距離（以下これをラン
レングスと称し、RLで示す）で表わす方式であ
る。これにより画像データ中の変化点の80〜90％
がズレで表現でき、このズレに対して短かい符号
を割当てることで高い圧縮率が得られる。
このMR方式の概略を第１図に示す。このMR
方式には参照走査線と符号化走査線の白、黒の変
化点の位置により、○イパスモード、○ロ水平モー
ド、○ハ垂直モードの３つのモードがある。○イのパ
モードは、第１図イに示す如く、符号化走査線上
の変化画素a1が検出される前に参照走査線上に変
化画素b1，b2が検出される場合であり、このモー
ドは第１図ハに示す如く記号Ｐで表わされる。○ロ
の水平モードは第１図ロに示す如く、変化画素
a1，a2を距離a0a1，a1a2でそれぞれ符号化する場
合であつてa1の位置が参照、走査線のb1の位置よ
りも４画素以上距離があるときに使用され、この
モードは第１図ハに示す如く記号Ｈで表わされ
る。また○ハの垂直モードは、第１図ロに示す如く
a1の位置が参照走査線上のb1から３画素以内にあ
る場合で、第１図ハに示す如く７つの値をとり、
それぞれに応じて記号Ｖ（0）〜VL(3)で表わされ
る。お上記水平モードのRLには第１図ニで示す
１次元モデフアイドハフマン（以下MHという）
符号が割当てられている。
方式には参照走査線と符号化走査線の白、黒の変
化点の位置により、○イパスモード、○ロ水平モー
ド、○ハ垂直モードの３つのモードがある。○イのパ
モードは、第１図イに示す如く、符号化走査線上
の変化画素a1が検出される前に参照走査線上に変
化画素b1，b2が検出される場合であり、このモー
ドは第１図ハに示す如く記号Ｐで表わされる。○ロ
の水平モードは第１図ロに示す如く、変化画素
a1，a2を距離a0a1，a1a2でそれぞれ符号化する場
合であつてa1の位置が参照、走査線のb1の位置よ
りも４画素以上距離があるときに使用され、この
モードは第１図ハに示す如く記号Ｈで表わされ
る。また○ハの垂直モードは、第１図ロに示す如く
a1の位置が参照走査線上のb1から３画素以内にあ
る場合で、第１図ハに示す如く７つの値をとり、
それぞれに応じて記号Ｖ（0）〜VL(3)で表わされ
る。お上記水平モードのRLには第１図ニで示す
１次元モデフアイドハフマン（以下MHという）
符号が割当てられている。
次に、第２図に、このMR方式による画像デー
タ圧縮回路の構成の簡単なブロツク図を示す。こ
の画像データ圧縮回路は大別してモード検出回
路、MR符号用ROM回路、可変長符号回路の３
つの回路から成立ち、後述するようにモード検出
部（MOD）の出力データの一時的保持のために
ラツチFFを有する。
タ圧縮回路の構成の簡単なブロツク図を示す。こ
の画像データ圧縮回路は大別してモード検出回
路、MR符号用ROM回路、可変長符号回路の３
つの回路から成立ち、後述するようにモード検出
部（MOD）の出力データの一時的保持のために
ラツチFFを有する。
まずモード検出回路は参照走査線および符号化
走査線上の画像データをシフトしながら変化点を
検出すると同時に符号化走査線のデータ送出モー
ドがパスモードか、水平モードかそれとも垂直モ
ードであるかを判定する。このときズレおよび
RLのカウントもこのモード検出回路で同時に行
う。次にMR符号用ROM回路では前記モード検
出回路にて決定した変化点のモードに対応する
MR符号とその符号ビツト長を出力する。そして
可変長符号回路ではこの符号ビツト長にしたがつ
てMR符号（パラレルデータ）を一連の圧縮デー
タ（シリアルデータ）にする。
走査線上の画像データをシフトしながら変化点を
検出すると同時に符号化走査線のデータ送出モー
ドがパスモードか、水平モードかそれとも垂直モ
ードであるかを判定する。このときズレおよび
RLのカウントもこのモード検出回路で同時に行
う。次にMR符号用ROM回路では前記モード検
出回路にて決定した変化点のモードに対応する
MR符号とその符号ビツト長を出力する。そして
可変長符号回路ではこの符号ビツト長にしたがつ
てMR符号（パラレルデータ）を一連の圧縮デー
タ（シリアルデータ）にする。
いま第３図に示す画像データの一例にもとづ
き、第２図の各回路においてパイプラインによる
並列処理を行なつた場合の動作タイミングを第４
図に示す。第４図でイは基本クロツク、ロはモー
ド検出回路内のクロツク、ハは変化点を検出して
モードが判明したことを示す符号化可能信号、ニ
はラツチFFにデータがセツトされたことに応じ
て生ずるMR符号ROM回路のアクセス用クロツ
ク、ホは可変長符号作成回路内でMR符号ROM
回路が送出されたパラレルデータをロードしてシ
リアル化し、そして圧縮された可変長符号化して
圧縮データを作成するためのクロツク、ヘは可変
長符号化回路へのデータ転送可能信号を示しこれ
がＨのときに転送可能である。
き、第２図の各回路においてパイプラインによる
並列処理を行なつた場合の動作タイミングを第４
図に示す。第４図でイは基本クロツク、ロはモー
ド検出回路内のクロツク、ハは変化点を検出して
モードが判明したことを示す符号化可能信号、ニ
はラツチFFにデータがセツトされたことに応じ
て生ずるMR符号ROM回路のアクセス用クロツ
ク、ホは可変長符号作成回路内でMR符号ROM
回路が送出されたパラレルデータをロードしてシ
リアル化し、そして圧縮された可変長符号化して
圧縮データを作成するためのクロツク、ヘは可変
長符号化回路へのデータ転送可能信号を示しこれ
がＨのときに転送可能である。
この第２図の画像データ圧縮回路内のパイプラ
イン処理によるデータ転送は、第４図のハ，ヘに
示す各信号により行われるが、第４図の時刻t1〜
t3のように、可変長符号化回路が動作してVR(2)に
対するシリアル変換データを作成中のとき、モー
ド検出回路ではハに示す以降において待たされ
ている場合、データ転送のためにデータ転送が可
能かどうか判定する時間が１サイクル必要のた
め、時刻t2〜t3間は可変長符号化回路が動作して
いないことになる。なおこの時刻t2〜t3は、ロの
モード検出クロツクも出力されず、ニのMR符号
ROMクロツク出力されず、したがつてモード検
出回路、MR符号用ROM回路も動作していない。
なお第４図ホ示す斜線のクロツクは、パラレルデ
ータをロードするためのタイミングである。
イン処理によるデータ転送は、第４図のハ，ヘに
示す各信号により行われるが、第４図の時刻t1〜
t3のように、可変長符号化回路が動作してVR(2)に
対するシリアル変換データを作成中のとき、モー
ド検出回路ではハに示す以降において待たされ
ている場合、データ転送のためにデータ転送が可
能かどうか判定する時間が１サイクル必要のた
め、時刻t2〜t3間は可変長符号化回路が動作して
いないことになる。なおこの時刻t2〜t3は、ロの
モード検出クロツクも出力されず、ニのMR符号
ROMクロツク出力されず、したがつてモード検
出回路、MR符号用ROM回路も動作していない。
なお第４図ホ示す斜線のクロツクは、パラレルデ
ータをロードするためのタイミングである。
このような第４図ヘデータ転送可能信号を作成
する、第２図の可変長符号作成回路の一部である
データ転送判定回路の詳細を第５図に基づいて説
明する。
する、第２図の可変長符号作成回路の一部である
データ転送判定回路の詳細を第５図に基づいて説
明する。
第５図においてモード符号ビツト長ROM１、
メイクアツプ符号ビツト長ROM２、ターミネー
テング符号ビツト長ROM３は（第５図中に一点
鎖線で囲んだ領域）、第２図のMR符号ROMのう
ち符号ビツト長を出力する構成のみの詳細を示
し、またダウンカウンタ４，５，６は可変長符号
作成回路側、すなわち、データ転送判定回路に設
けられている。
メイクアツプ符号ビツト長ROM２、ターミネー
テング符号ビツト長ROM３は（第５図中に一点
鎖線で囲んだ領域）、第２図のMR符号ROMのう
ち符号ビツト長を出力する構成のみの詳細を示
し、またダウンカウンタ４，５，６は可変長符号
作成回路側、すなわち、データ転送判定回路に設
けられている。
従つて、第５図においては、モード検出回路か
らの符号化モードや変化点のズレ、ランレングス
に基づいて変化点の圧縮符号を作成するための構
成については図示されていない。
らの符号化モードや変化点のズレ、ランレングス
に基づいて変化点の圧縮符号を作成するための構
成については図示されていない。
モード検出回路のモード情報によりセツトされ
たラツチFFによりモード符号ビツト長ROM１、
メイクアツプ符号ビツト長ROM２、ターミネー
テイング符号ビツト長ROM３より、それぞれ信
号線２６〜２８を経由して符号ビツト長が出力さ
れる。なお前記モード情報としては、信号線２０
を経由するモード符号可能信号、信号線２１を経
由するモードの種類を示す信号（水平、垂直、パ
スとズレ０〜±３を区別する）、信号線２２を経
由する水平モード可能信号、信号２３を経由する
RLの白黒を示す信号、信号線２４，２５を経由
するRLの数を示す信号が使用される。
たラツチFFによりモード符号ビツト長ROM１、
メイクアツプ符号ビツト長ROM２、ターミネー
テイング符号ビツト長ROM３より、それぞれ信
号線２６〜２８を経由して符号ビツト長が出力さ
れる。なお前記モード情報としては、信号線２０
を経由するモード符号可能信号、信号線２１を経
由するモードの種類を示す信号（水平、垂直、パ
スとズレ０〜±３を区別する）、信号線２２を経
由する水平モード可能信号、信号２３を経由する
RLの白黒を示す信号、信号線２４，２５を経由
するRLの数を示す信号が使用される。
そして各々の符号ビツト長はダウンカウンタ４
〜６にロードされた後に符号の優先順位（モード
→メイクアツプ→ターミネーテイングの順）に従
つて順番にカウントダウンする。そしてゲート７
により各ダウンカウンタ４〜６のボロー信号２９
〜３１のNAND（負論理）をとるもので、すべて
のダウンカウンタ４〜６が零となつてボロー信号
を出力したとき、ゲート７は信号線３２に「１」
を出力し、Ｄ−FF８をラツチして、データ転送
可能信号３３を作る。
〜６にロードされた後に符号の優先順位（モード
→メイクアツプ→ターミネーテイングの順）に従
つて順番にカウントダウンする。そしてゲート７
により各ダウンカウンタ４〜６のボロー信号２９
〜３１のNAND（負論理）をとるもので、すべて
のダウンカウンタ４〜６が零となつてボロー信号
を出力したとき、ゲート７は信号線３２に「１」
を出力し、Ｄ−FF８をラツチして、データ転送
可能信号３３を作る。
なお、第５図において９はカウンタ４〜６及び
Ｄ−FF８を制御する可変長符号作成制御回路で
あり信号線３６〜４１は制御信号伝送用のもので
ある。そして信号線３４はモード検出回路からの
符号化可能信号、３５はデータ転送可能信号であ
り信号線３３と同じである。
Ｄ−FF８を制御する可変長符号作成制御回路で
あり信号線３６〜４１は制御信号伝送用のもので
ある。そして信号線３４はモード検出回路からの
符号化可能信号、３５はデータ転送可能信号であ
り信号線３３と同じである。
以上のように第５図に示されるデータ転送判定
回路では、各カウンタ４〜６のカウント数が全て
零になつた時点で、モード検出回路に対してデー
タ転送可能信号を出力することになる。
回路では、各カウンタ４〜６のカウント数が全て
零になつた時点で、モード検出回路に対してデー
タ転送可能信号を出力することになる。
ところで、第２図のモード検出回路、MR符号
ROM回路及び可変長符号作成回路の３回路にお
ける１ライン当りの処理サイクル数（処理時間に
対応）は次式で与えられる。
ROM回路及び可変長符号作成回路の３回路にお
ける１ライン当りの処理サイクル数（処理時間に
対応）は次式で与えられる。
モード検出回路：（１ライン当りの画素数）
＋（変化点数）＋（待ち数）1 …(1)
MR符号用ROM回路：（変化点数）＋（待ち数）2
…(2) 可変長符号作成回路：（１ラインの圧縮データ数） ＋２×（変化点数）＋（待ち数）3 …(3) ここで可変長符号作成回路ではデータを取込む
ためと、データ転送を判定するための時間が必要
なので変化点１につき２サイクルかかることにな
る。
…(2) 可変長符号作成回路：（１ラインの圧縮データ数） ＋２×（変化点数）＋（待ち数）3 …(3) ここで可変長符号作成回路ではデータを取込む
ためと、データ転送を判定するための時間が必要
なので変化点１につき２サイクルかかることにな
る。
したがつて１ライン当たりの変化点数が増えれ
ば可変長符号作成回路が１ラインの処理時間を左
右することになり、モード検出回路が待たされ、
結果として処理が遅くなるという欠点がある。
ば可変長符号作成回路が１ラインの処理時間を左
右することになり、モード検出回路が待たされ、
結果として処理が遅くなるという欠点がある。
本発明の目的は、このような可変長符号作成回
路において符号化が終了する時点と終了する１サ
イクル前を検知してデータ転送の効率を向上し処
理時間を短縮できるようにした画像データ圧縮回
路を提供することである。
路において符号化が終了する時点と終了する１サ
イクル前を検知してデータ転送の効率を向上し処
理時間を短縮できるようにした画像データ圧縮回
路を提供することである。
この目的を達成するために本発明の画像データ
圧縮回路では、符号化走査線上の画像データ中の
変化点と、当該変化点の符号化モードとを検出す
ると共に、変化点のズレ及びランレングスを検出
するモード検出回路と、前記符号化モード及び前
記ズレ、ランレングスに基づいて、前記変化点を
圧縮符号化すると共に、当該圧縮符号及び符号化
モードの夫々の符号ビツト長を作成する符号作成
回路と、この圧縮符号及び符号化モードのパラレ
ル信号をシリアルな連続データに変換する可変長
符号作成回路とを備えると共に、前記可変長符号
作成回路は、符号化モードのビツト長をカウント
するカウンタと圧縮符号のビツト長をカウントす
るカウンタとを含み、前記各カウンタとカウント
値に応じてデータ転送可能信号を出力するデータ
転送回路を有して成る画像データ圧縮回路であつ
て、前記データ転送回路は各カウンタのカウント
終了１サイクル前検出手段を備え、その符号化終
了と符号化終了１サイクル前を検出し、これによ
りデータ転送可能信号を符号化終了の１サイクル
前に出力するようにしたことを特徴とする。
圧縮回路では、符号化走査線上の画像データ中の
変化点と、当該変化点の符号化モードとを検出す
ると共に、変化点のズレ及びランレングスを検出
するモード検出回路と、前記符号化モード及び前
記ズレ、ランレングスに基づいて、前記変化点を
圧縮符号化すると共に、当該圧縮符号及び符号化
モードの夫々の符号ビツト長を作成する符号作成
回路と、この圧縮符号及び符号化モードのパラレ
ル信号をシリアルな連続データに変換する可変長
符号作成回路とを備えると共に、前記可変長符号
作成回路は、符号化モードのビツト長をカウント
するカウンタと圧縮符号のビツト長をカウントす
るカウンタとを含み、前記各カウンタとカウント
値に応じてデータ転送可能信号を出力するデータ
転送回路を有して成る画像データ圧縮回路であつ
て、前記データ転送回路は各カウンタのカウント
終了１サイクル前検出手段を備え、その符号化終
了と符号化終了１サイクル前を検出し、これによ
りデータ転送可能信号を符号化終了の１サイクル
前に出力するようにしたことを特徴とする。
本発明の一実施例を第６図及び第７図にもとづ
き説明する。
き説明する。
第６図は本発明による画像データ圧縮回路の動
作タイミング説明図、第７図は本発明に係る画像
データ圧縮回路のデータ転送回路の一実施例の説
明図である。
作タイミング説明図、第７図は本発明に係る画像
データ圧縮回路のデータ転送回路の一実施例の説
明図である。
本発明のポイントを第６図にもとづき説明す
る。第６図においてその信号イ〜ヘは第４図のイ
〜ヘと同様である。本発明では第６図ヘに示すよ
うにデータ転送可能信号ホの符号化が終了する１
サイクル前の時刻t2に「１」にすることである。
例えば時刻t2′では、可変長符号作成回路が、
VR(2)の最後のビツトを符号化しているにもかわ
らず、ヘに示す如くデータ転送可能信号をＨにし
てデータ転送を可能にする。これにより可変長符
号化回路は時刻t3′に次のデータ(H)を取込むこと
ができ、第４図の従来例に示すように、このデー
タ(H)を取込む前の時刻t2に１サイクルあける必要
がない。従つて可変長符号化回路の処理サイクル
数は （１ライン当りの圧縮データ数）＋（変化点数） ＋（待ち数）3 …(3) となり、従来の処理サイクル数の前記(3)式と比較
して変化点数の係数が２→１となり、処理時間が
短縮されたことがわかる。
る。第６図においてその信号イ〜ヘは第４図のイ
〜ヘと同様である。本発明では第６図ヘに示すよ
うにデータ転送可能信号ホの符号化が終了する１
サイクル前の時刻t2に「１」にすることである。
例えば時刻t2′では、可変長符号作成回路が、
VR(2)の最後のビツトを符号化しているにもかわ
らず、ヘに示す如くデータ転送可能信号をＨにし
てデータ転送を可能にする。これにより可変長符
号化回路は時刻t3′に次のデータ(H)を取込むこと
ができ、第４図の従来例に示すように、このデー
タ(H)を取込む前の時刻t2に１サイクルあける必要
がない。従つて可変長符号化回路の処理サイクル
数は （１ライン当りの圧縮データ数）＋（変化点数） ＋（待ち数）3 …(3) となり、従来の処理サイクル数の前記(3)式と比較
して変化点数の係数が２→１となり、処理時間が
短縮されたことがわかる。
次に本発明の一実施例の動作を第７図にもとづ
き説明する。
き説明する。
第７図において第５図と同符号部は同一部分を
示す。
示す。
ダウンカウンタ４′は、モード符号ビツト長
ROM１の出力によりセツトされて、その出力端
子Q3〜Q0にダウンカウント値を順次出力する。
そして出力端子Q3〜Q0がオール零になる１サイ
クル前に、モード符号ビツトがあまり１ビツトで
あることを示す「0001」を出力する。したがつ
て、モード検出回路からの出力が水平モードでな
く（HENB＝「０」）、Ｄ−FF１５′がＱ＝「０」
を出力しているとき、モード検出回路から、第１
図ハに示すパスモードまたは垂直モード出力があ
れば、これに応じてモード符号ビツト長ROM１
はモード符号を出力し、ダウンカウンタ４′がこ
れをセツトする。そしてそのモード符号ビツトが
残り１ビツトのときこれをインバータ１０′−１
とナンド・ゲート１０′−２で構成する残１ビツ
ト検出ゲート１０′が「１」を出力し、これがノ
ア・ゲート１２′により「０」に変換され、オ
ア・ゲート１４′により「１」が出力され、Ｄ−
FF８より、第６図ヘに相当するデータ転送可能
信号３３を発生させることになる。
ROM１の出力によりセツトされて、その出力端
子Q3〜Q0にダウンカウント値を順次出力する。
そして出力端子Q3〜Q0がオール零になる１サイ
クル前に、モード符号ビツトがあまり１ビツトで
あることを示す「0001」を出力する。したがつ
て、モード検出回路からの出力が水平モードでな
く（HENB＝「０」）、Ｄ−FF１５′がＱ＝「０」
を出力しているとき、モード検出回路から、第１
図ハに示すパスモードまたは垂直モード出力があ
れば、これに応じてモード符号ビツト長ROM１
はモード符号を出力し、ダウンカウンタ４′がこ
れをセツトする。そしてそのモード符号ビツトが
残り１ビツトのときこれをインバータ１０′−１
とナンド・ゲート１０′−２で構成する残１ビツ
ト検出ゲート１０′が「１」を出力し、これがノ
ア・ゲート１２′により「０」に変換され、オ
ア・ゲート１４′により「１」が出力され、Ｄ−
FF８より、第６図ヘに相当するデータ転送可能
信号３３を発生させることになる。
また、水平モードのときは、メイクアツプ符号
ビツト長ROM２′に入力される水平モード可能
信号HENBが「１」となりＤ−FF１５′は＝
「０」となる。そしてこの水平モードのときその
ターミネーテイング符号RLLOがターミネーテン
グ符号ビツト長ROM５′に入力されてこれに対
応するビツト長信号がダウンカウンタ６′にセツ
トされる。そしてあまり１ビツトのときにこれを
インバータ１１′−１とナンド・ゲート１１′−２
で構成する方式１ビツト検出ゲート１１′が「１」
を出力し、前記と同様にしてＤ−FF８よりデー
タ転送可能信号３３を発生させることになる。勿
論、前記ナンド・ゲート１０′−２，１１′−２の
ノア・ゲート１２′の出力は、各ダウンカウンタ
４′，５′，６′がすべて零であることを示す信号
３２とゲート１４′にてノア（負論理）をとりＤ
−FF８のＤ端子に入力されている。このように
して、このデータ転送判定回路によれば、従来の
ものより１サイクル速くデータ転送可能信号を作
ることができる。
ビツト長ROM２′に入力される水平モード可能
信号HENBが「１」となりＤ−FF１５′は＝
「０」となる。そしてこの水平モードのときその
ターミネーテイング符号RLLOがターミネーテン
グ符号ビツト長ROM５′に入力されてこれに対
応するビツト長信号がダウンカウンタ６′にセツ
トされる。そしてあまり１ビツトのときにこれを
インバータ１１′−１とナンド・ゲート１１′−２
で構成する方式１ビツト検出ゲート１１′が「１」
を出力し、前記と同様にしてＤ−FF８よりデー
タ転送可能信号３３を発生させることになる。勿
論、前記ナンド・ゲート１０′−２，１１′−２の
ノア・ゲート１２′の出力は、各ダウンカウンタ
４′，５′，６′がすべて零であることを示す信号
３２とゲート１４′にてノア（負論理）をとりＤ
−FF８のＤ端子に入力されている。このように
して、このデータ転送判定回路によれば、従来の
ものより１サイクル速くデータ転送可能信号を作
ることができる。
なお、モード符号又はターミネーテング符号の
どちらの残り１ビツトを検出するかは、前記のよ
うに、水平モード可能信号HENBをＤ−FF１
５′にラツチした信号４６′，４７′で区別する。
どちらの残り１ビツトを検出するかは、前記のよ
うに、水平モード可能信号HENBをＤ−FF１
５′にラツチした信号４６′，４７′で区別する。
このように本発明によれば１ライン当りの変化
点数が多ければ多い程従来より処理時間を短縮す
ることができる。現在のフアクシミリでは、符号
の短かい垂直モードが80〜90％、しめているので
これにより相当時間短縮ができる。したがつて１
ライン当りの変化点数が例えば1000点といつた複
数な画像に対しては特に有効となる。
点数が多ければ多い程従来より処理時間を短縮す
ることができる。現在のフアクシミリでは、符号
の短かい垂直モードが80〜90％、しめているので
これにより相当時間短縮ができる。したがつて１
ライン当りの変化点数が例えば1000点といつた複
数な画像に対しては特に有効となる。
本発明によれば、データ転送可能信号を１サイ
クル速く作成できるもので１ライン当りの変化点
数が多い程、従来のものに比して処理時間が短縮
できるので、例えば新聞、地図、写真等の複雑な
画像を処理する場合に非常に有効となる。
クル速く作成できるもので１ライン当りの変化点
数が多い程、従来のものに比して処理時間が短縮
できるので、例えば新聞、地図、写真等の複雑な
画像を処理する場合に非常に有効となる。
第１図はMR方式の概略説明図、第２図は画像
データ圧縮回路のブロツク構成図、第３図は画像
パターンの一例、第４図は従来の画像データ圧縮
回路の動作タイミング説明図、第５図は従来のデ
ータ転送判定回路、第６図は本発明の動作タイミ
ング説明図、第７図は本発明の画像データ圧縮回
路において使用されるデータ転送判定回路の一例
である。 図中、１はモード符号ビツト長ROM、２，
２′はメイクアツプ符号ビツト長ROM、３，
３′はターミネーテイング符号ビツト長ROM、
４，４′，５，５′，６，６′はダウンカウンタ、
９はMR符号作成制御回路を示す。
データ圧縮回路のブロツク構成図、第３図は画像
パターンの一例、第４図は従来の画像データ圧縮
回路の動作タイミング説明図、第５図は従来のデ
ータ転送判定回路、第６図は本発明の動作タイミ
ング説明図、第７図は本発明の画像データ圧縮回
路において使用されるデータ転送判定回路の一例
である。 図中、１はモード符号ビツト長ROM、２，
２′はメイクアツプ符号ビツト長ROM、３，
３′はターミネーテイング符号ビツト長ROM、
４，４′，５，５′，６，６′はダウンカウンタ、
９はMR符号作成制御回路を示す。
Claims (1)
- １ 符号化走査線上の画像データ中の変化点と、
当該変化点の符号化モードとを検出すると共に、
変化点のズレ及びランレングスを検出するモード
検出回路と、前記符号化モード及び前記ズレ、ラ
ンレングスに基づいて、前記変化点を圧縮符号化
すると共に、当該圧縮符号及び符号化モードの
夫々の符号ビツト長を作成する符号作成回路と、
この圧縮符号及び符号化モードのパラレル信号を
シリアルな連続データに変換する可変長符号作成
回路とを備えると共に、前記可変長符号作成回路
は、符号化モードのビツト長をカウントするカウ
ンタと圧縮符号のビツト長をカウントするカウン
タとを含み、前記各カウンタのカウント値に応じ
てデータ転送可能信号を出力するデータ転送回路
を有して成る画像データ圧縮回路であつて、前記
データ転送回路は各カウンタのカウント終了１サ
イクル前検出手段を備え、その符号化終了と符号
化終了１サイクル前を検出し、これによりデータ
転送可能信号を符号化終了の１サイクル前に出力
するようにしたことを特徴とする画像データ圧縮
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23195982A JPS59123369A (ja) | 1982-12-29 | 1982-12-29 | 画像デ−タ圧縮回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23195982A JPS59123369A (ja) | 1982-12-29 | 1982-12-29 | 画像デ−タ圧縮回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59123369A JPS59123369A (ja) | 1984-07-17 |
| JPS6366114B2 true JPS6366114B2 (ja) | 1988-12-19 |
Family
ID=16931734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23195982A Granted JPS59123369A (ja) | 1982-12-29 | 1982-12-29 | 画像デ−タ圧縮回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123369A (ja) |
-
1982
- 1982-12-29 JP JP23195982A patent/JPS59123369A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59123369A (ja) | 1984-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4968135A (en) | System for producing pixel image data from CCITT encoded pixel data | |
| US4090222A (en) | Facsimile signal reception system | |
| JP2962518B2 (ja) | 画像データの符号化装置 | |
| JPS6366114B2 (ja) | ||
| US7085415B2 (en) | Image display apparatus | |
| US4121258A (en) | Method for coding facsimile signal | |
| JPS5958972A (ja) | デ−タ圧縮装置 | |
| JPS646589B2 (ja) | ||
| JPS6341271B2 (ja) | ||
| JPH0834545B2 (ja) | 画像デ−タ符号化装置 | |
| EP1173926B1 (en) | Device for compressing/decompressing bit strings | |
| JPH0149072B2 (ja) | ||
| EP0341272B1 (en) | System for producing pixel image data from ccitt encoded pixel data | |
| JPS60194671A (ja) | ランレングス符号化装置 | |
| KR970002963B1 (ko) | 디지탈신호 전송 시스템에서의 코드 검출회로 | |
| JPS60253372A (ja) | 画信号符号化方式 | |
| JPS6179376A (ja) | 画像デ−タ圧縮方式 | |
| JPH01292967A (ja) | ランレングス算出器 | |
| JP2795023B2 (ja) | 符号化装置 | |
| JPH0125266B2 (ja) | ||
| JPS6341272B2 (ja) | ||
| JPS63275276A (ja) | ディジタル画信号符号化方式及び同符号化装置 | |
| JPS60194672A (ja) | ランレングス符号化装置 | |
| JPS61173582A (ja) | 変化点検出回路 | |
| JP2536490B2 (ja) | ランレングス符号化装置 |