JPS6367055A

JPS6367055A - 符号規則違反検出回路

Info

Publication number: JPS6367055A
Application number: JP21129886A
Authority: JP
Inventors: Tsutomu Yuda; 湯田　勉; Katsumi Kobayashi; 克海小林
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-09-08
Filing date: 1986-09-08
Publication date: 1988-03-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕ＣＭＩ　　（Ｃｏｄｅｄ−Ｍａｒｋ−Ｉｎｖｅｒｓｉｏ
ｎ）符号の符号規則違反検出を、直並列変換器にてＣＭ
Ｉ符号の並列データに変換低速化して行うことで、消費
電力の小さいＣＭＯ３等にて構成出来るようにしたもの
である。

（産業上の利用分野〕本発明は、ディジタル伝送の零連続を抑圧するＣＭＩ符
号の符号規則違反を検出する符号規則違反検出回路の改
良に関する。

ＣＭＩ符号とはディジタル伝送の零連続を抑圧する符号
の１種で、第８図に示す如く、入力２進符号のＯに対し
ては０，１”を、■に対しては“０．０”と“１．　１
”を交互に送り出すものである。

ＣＭＩ符号の規則は１に対しては“０．ｏ”と’１．１
″の交番であるが、これに違反して、例えば第９図に示
す如く“１．１″を連続して与え、この符号規則違反（
Ｃｏｄｅ・Ｒｕ１ｅ・■ｉ。

ｌ　ａ　ｔ　ｉ　ｏｎ＝ＣＲＶ）を検出するごとにより
、例えばフレーム同期をとる方法等がある。

この符号規則違反を検出する符号規則違反検出回路は伝
送速度が高速になっても消費電力の小さいことが望まし
い。

尚以後の説明の場合、ＣＭＩ符号の２つの符号例えば“
０，１”の１を後の部分と表現する。

〔従来の技術〕

以下従来例を図を用いて説明する。

第５図は従来例のブロック図、第６図は第５図の場合の
各部の２進符号を示すタイＪ・チャート、第７図はＳ、
Ｒフリップフロップの真理値を示す図である。

第５図のＳ、Ｒフリソプフｌ”ｊツブ４６の真理値を示
すと第７図に示す如く、Ｓ、Ｒに共に０が入力した時は
出力Ｑは前の値を保持し、Ｓに０．１？に１が入力した
時は出力Ｑば０、Ｓに１が入力した時は、Ｒに１又はＯ
が入力し′（も出力Ｑ　ｋｌ：　］となる。

令弟６図の（Ａ）に示すデータの（ＣＲＶ）点にて、（
■３）に示す如＜ＣＭＩ符号に、′０゜（ビのＣＲＶを
与え、第５図の位相一致回路４０のフリップフロップ４
２．４３に入）Ｊすると、フリップフロップ４２の場合
は（Ｃ）に示すクロ・ツクにてたたかれ、（Ｂ）に示す
ＣＭＩ符号の後の部分（Ａ２．Ｂ２．Ｃ２，・・・）の
反転が出力Ｑより出力され、第６図（Ｃ）のＳに示す如
き２進符号でＳ、Ｒフリップフロップ４６のＳ及びアン
ド回路４８に入力する。

フリップフロップ４３の場合は、ノット回路４４にて反
転された（Ｄ）に示すクロックにてたたかれ、（Ｂ）に
示すＣＭＩ符号の前の部分（Ａ１゜Ｂ１．ＣＩ、　　・
・・）が出力Ｑより出力され、フリップフロップ４５に
入力しくＣ）に示すクロ・ツクにてたたかれることによ
り、ＣＭＩ符号の後の部分（Ａ２．Ｂ２．Ｃ２，・・・
）と位相が合わされ、第６図（Ｃ）のＲに示す如き２進
符号でＳ。

Ｒフリップフロップ４６のＲ及びアンド回路４９に入力
する。

従って、第６図（Ｃ）のＱに示ず如く、Ｓ、Ｒフリップ
フロップ４６の出力Ｑよりは第７図の真理値に従い出力
されフリップフロップ４７に入力し、第５図（Ｃ）に示
すクロックにＣたたかれると、出力Ｑ、Ｑよりは第６図
の（Ｄ）に示す如き２進符号が出力され、夫々テント回
路４８．４９に入力する。

こうなると、アンド回路４８．４９よりは、第６図（Ｅ
）（Ｆ）に示す如き２進７１号が出力され、オア回路５
０に入力し、第６図（Ｇ）に示す如きＣＲＶＯ所では１
の符号となる２進符号が出力され、符号規則違反が検出
される。

尚オア回路５１の出力よりは第６図（１１）に示す如き
元のデータが出力される。

〔発明が解決しようとする問題点〕

しかしながら、この符号規則違反検出回路は、直列デー
タの侭符号規則違反を検出しているので、伝送速度が高
速になると、各部はエミッタ・カップルドロジック（Ｅ
ＣＬ）に”Ｃ構成することになり消費電力が多くなる問
題点がある。

〔問題点を解決するための手段〕

」１記問題点を解決する本発明の原理ブロック図を第１
図に示す。

直並列変換器１ば入力するＣｔｌ符号の直列データを並
列データに変換する。復号化回路２は該並列データを復
号化して元のデータを出力する。１の符号情報出力手段
３は、該並列データと元データから１の符号を得て、符
号規則違反判定回路５に入力すると共に、１つ前の１の
符号情報記憶手段４に入力記憶させる。符号規則違反判
定回路５はこの１つ前の１の符号情報も入力し、符号規
則違反を判定する。

〔作用〕

本発明によれば、伝送速度が高速であっても、直列デー
タを直並列変換器１にてＣＭＩ符号の並列データＱこ変
換して処理速度を落とし、符号規則違反を検出するよう
にしているので、低消費電力のＣＭＯ３等により回路を
構成出来消費電力を小さくすることが出来る。

〔実施例〕

以下本発明の１実施例に付き図に従って説明する。

第２図は本発明の実施例のブ１：１ツク図、第３図は第
２図の各部の２進符号を示すタイＪ・チャー１・、第４
図はセレクタの回路図である。

第２図のセレクタ２０〜２３の回路は第４図に示す如く
であり、アンド回路３０．３１に番９（、端子Ｓに入力
する信号７ノツト回路３２にて反転された信号が夫々入
力しており、端子Ｓに入力′Ｊる信号が１の時は、端子
１に入力する信刊がｍ　ＩＪ＜され、オア回路３３を介
して出力され、端子Ｓに入力する信号が０の時は、端子
０に入力する信号が選択され、オア回路３３を介して出
力される。

第２図はＣＭＩ符号化した４個のデータを、第３図（Ｂ
）に示す如く並列展開し、フリップフロップ６に入力し
て符号規則違反を検出するものであり、第３図（Ｂ）の
点線で囲った部分が符号規則違反とした部分である。

フリップフロップ６に入力した第３図（Ｂ）に示すＣＭ
Ｉ符号は、第３図（Ａ）に示すクロックにて復号化回路
２に入力し、否定排他的論理相同路１１〜１４にて第１
図（Ｃ）のＤ１〜Ｄ４に示す如く元のデータに復号化さ
れ、１の符号情報出力手段３のセレクタ２０〜２３の端
子Ｓ及びアンド回路２４〜２７に入力する。

又フリップフロップ６の出力Ｑ２．Ｑ４．Ｑ６゜Ｑ８よ
りのＣＭＩ符号の後の部分は、■の符号情報出力手段３
の、セレクタ２０〜２３の端子１に入力する。

セレクタ２０〜２２のＳＬ、Ｓ２，３３の出力はセレク
タ２１〜２３の端子０に入力し、セレクタ２３の８４の
出力は１つ前の１の符号情報記憶手段のフリップフロッ
プ４に入力しており、出力Ｑよりはセレクタ２０の端子
Ｏに入力している。

ここで１の符号情報出力手段３と、１つ前の１の符号情
報記憶手段フリップフロップ４との人出力関係を第３図
に示すデータを用いて説明すると、最初は、セレクタ２
０〜２３の端子Ｓには、（Ｃ）のＤＩ、Ｄ２．Ｄ３．Ｉ
）４に示す第１列の復号化された１、０，１．０のデー
タが入力し７ている。

従ってセレクタ２０〜２３の５ｌ−３４の出力よりは、
（Ｄ）の第１列に示す如く、Ｑ２の０゜Ｓｌの０．Ｑ６
の１．Ｓ３の１が出力される。

言い換えると、ＤＩ、Ｄ２のデータは１．０であるので
、セレクタ２０．２１の出力Ｓｌ、Ｓ２よりは、ＤＩの
データ１の後の部分の０が出力され、Ｄ３．Ｄ４のデー
タは１．０であるので、セレクタ２２．２３の出力Ｓ３
．Ｓ４よりは、１）３のデータ１の後の部分の１が出力
されることで、１の符号情報が出力されている。

この時セレクタ２３の８４の出力である、データ１の後
の部分の１が１つ前の１の符号情報記憶手段であるフリ
ップフロップ４に入力し記憶されており、次のクロック
にてＳＯの出力より（１勺）の第２列目に示す如く１が
出力されるが、第２列目の復号化されたデータは（Ｃ）
に示す如く全て０であるので、この後の部分の１はセレ
クタ２０〜２３をすべり上がり、出力８１〜Ｓ４よりは
（Ｄ＞に示す如く１を出力させ、又これはフリップフロ
ップ４に入力する。

この場合は、否定排他的論理和回路１５〜１８の出力は
、（Ｆ）のＦ１〜Ｆ４の第２列目に示す如く１であるが
、復号化されたデータはＯであるので、アンド回路２４
〜２７の出力は（Ｇ）のＶ］、　−Ｖ　４に示す如く０
となる。

次のクロックにてフリップフロップ４のＳＯの出力より
　（Ｅ）の第３列目に示す如く１が出力され、第３列目
の復号化されたデータは（Ｃ）のＤ１〜Ｄ４に示す如＜
０．１，１．１であるので、セレクタ２０の出力Ｓ１よ
りはＳＯの出力１が出力され、セレクタ２１〜２３の出
力Ｓ２〜Ｓ４よりは、ＣＭＩ符号１の後の部分であるＱ
４の０゜Ｑ６の１．Ｑ８のＯが出ノＪされる。

即ちセレクタ２１の８２の出力である、Ｄ２の１のデー
タの後の部分Ｏと、セレクタ２０のＳ１の出力である、
１つ前の１のデータの後の部分ｌが、否定排他的論理和
回路１６に入力し、異なっているので交番されたものと
して（１”　）の第３列目のＦ２に示す如く０を出力す
る。

従ってアンド回路２５よりはＯが出力される。

又セレクタ２１の出力であるデータＤ２の１の後の部分
の０と、セレクタ２２の出力である次のデータＤ３の１
の後の部分の１は共に否定排他的論理和回路１７に入力
し、異なっているので交番されたものとして（Ｉ？）の
第３列１−１のド３に示す如くＯを出力する。

従ってアント回路２６よりは０が出力される。

このようにＣＭＩ符号のｌの後の部分が交番になってい
れば、符号規則違反判定回路５よりは０が出力される。

しかし、例えば、第３図の第６列］］の点線で囲った部
分の如く、データ１のＣＭＩ符号のＱ　３　。

Ｑ４が、第５列目の前のデータ１のＣＭ　Ｉ　？Ｑ’　
４ＪのＱｌ、Ｑ２が“０，０″であるに関わらず、“０
゜０”で符号規則違反があると、（１〕）の第６列に１
に示す如く、フリップフロップ４よりは第５列の１のデ
ータの後の部分の０が出力され、データＤＩはＯである
のでセレクタ２０のＳｌの出力よりは０が出力され、否
定排他的論理和回路１６に入力する。

一方セレクタ２１の８２の出力よりはデータＤ２の１の
ＣＭＩ符号の後の部分のＯが出力され、否定排他的論理
和回路１６に入力するが、共に０であるので、■が出力
されアンド回路２５に入力する。

テント回路２５には否定排他的論理和回路１２よりＤ２
のデータ１が入力しているので、出力より１を出力する
ことで、符号規則違反を検出するようにしている。

このように、並列展開し動作速度を落とし、符号規則違
反を検出出来るので、伝送速度が高速になっても、ＣＭ
Ｏ３等の消費電力の少ないもので回路構成が出来符号規
則違反検出回路の消費電力を小さくすることが出来る。

〔発明の効果〕

以上詳細に説明せる如く本発明によれば、並列展開し動
作速度を落とし、符号規則違反を検出出来るので、伝送
速度が高速になっても、ＣＭすＳ等の消費電力の少ない
もので回路構成が出来符号規則違反検出回路の消費電力
を小さくすることが出来る効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブ「１ツク図、第２図は本発明の実施例のブロック図、第３図は第２図
の各部の２進符−りを示ずタイムチャート、第４図はセレクタの回路図、第５図は従来例のブロック図、第６図は第５図の場合の各部の２進符月を示すタイムチ
ャート、第７図はＳ、Ｒフリップフロップの真理値を示す図、第８図はＣＭＩ符号を示す図、第９図はＣＭＩ符号に符号規則違反を与えた符号を示す
図である。図において、ｌは直並列変換器、２は復号化回路、３はＩの符号情報出力手段、４は１つ前の１の符号情報記憶手段、５は符号規則違反判定回路、６はフリップフロップ、１１〜１Ｂは否定排他的論理和回路、２０〜２３ばセレクタ、２４〜２７はアンド回路を示す。

Claims

【特許請求の範囲】ＣＭＩ（Ｃｏｄｅｄ・Ｍａｒｋ・Ｉｎｖｅｒｓｉｏｎ）
符号の符号規則違反を検出するに際し、直並列変換器（
１）にてＣＭＩ符号の並列データに変換し、復号化回路
（２）にて復号化した元のデータと共に１の符号情報出
力手段（３）に入力し、１の符号を出力して符号規則違反判定回路（５）に入力
すると共に１つ前の１の符号情報を生成させ、１つ前の
１の符号情報記憶手段（４）に入力記憶させ、この１つ
前の１の符号情報も符号規則違反判定回路（５）に入力
し、符号規則違反を判定させ符号規則違反を検出するよ
うにしたことを特徴とする符号規則違反検出回路。