JPS6367669A - 記憶制御装置の制御方式 - Google Patents
記憶制御装置の制御方式Info
- Publication number
- JPS6367669A JPS6367669A JP61212472A JP21247286A JPS6367669A JP S6367669 A JPS6367669 A JP S6367669A JP 61212472 A JP61212472 A JP 61212472A JP 21247286 A JP21247286 A JP 21247286A JP S6367669 A JPS6367669 A JP S6367669A
- Authority
- JP
- Japan
- Prior art keywords
- shared storage
- computer
- interface
- storage device
- activation request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は高信頼性を要求される計算機システムの記憶
制御装置の制御方式に関するものである。
制御装置の制御方式に関するものである。
第３図は従来の二重化共有記憶制御装置のハードウェア
の構成を示すブロック図であり、図において１．２は計
算機、３，４は共有記憶装置、５は転写専用ハードウェ
ア、６ａ〜６ｃ、７ａ〜７ｃはインタフェースである。
の構成を示すブロック図であり、図において１．２は計
算機、３，４は共有記憶装置、５は転写専用ハードウェ
ア、６ａ〜６ｃ、７ａ〜７ｃはインタフェースである。
次に動作について説明する。従来信頬性の貰い計算機シ
ステムを実現するために共有記憶装置を二重化する方式
がよく採用されている。記憶装置を二重化するためには
二重化された共有記憶装置の記憶内容が同一である必要
があり、又アクセスする計算機は二重化した共有記憶装
置に同じ内容を書き込み、又二重化した共有記憶装置か
ら読み出して内容の一致をチェックする手段が必要であ
ると同時に、一方の系の内容を他方の系へ転写する手段
が必要である。これは故障などで一方の系だけで運転し
ている場合で、故障修理後二重化運転に戻して使用する
場合や、システム立上げ時などで一方の系の内容を他方
の系へ転写してその内容を一致させておく必要があるか
らである。この二重化共有記憶装置間における記憶内容
の転写する手段には次のような方式がある。
ステムを実現するために共有記憶装置を二重化する方式
がよく採用されている。記憶装置を二重化するためには
二重化された共有記憶装置の記憶内容が同一である必要
があり、又アクセスする計算機は二重化した共有記憶装
置に同じ内容を書き込み、又二重化した共有記憶装置か
ら読み出して内容の一致をチェックする手段が必要であ
ると同時に、一方の系の内容を他方の系へ転写する手段
が必要である。これは故障などで一方の系だけで運転し
ている場合で、故障修理後二重化運転に戻して使用する
場合や、システム立上げ時などで一方の系の内容を他方
の系へ転写してその内容を一致させておく必要があるか
らである。この二重化共有記憶装置間における記憶内容
の転写する手段には次のような方式がある。
二重化される共有記憶装置間で転写動作を実行する専用
のハードウェアを設けて二重化共有記憶装置間で転写を
実施する方式である。第３図において通常の計算機１，
２よりのアクセス要求はインタフェース５ａ、５ｂより
共有記憶装置３へ、インタフェース７ａ、７ｂより共有
記憶装置４へ送出され読み書きが行われる。全共存記憶
装置４が何らかの原因で運転を中止していたとすると、
次に二重化共有記憶装置として運転を開始するためには
共有記憶装置３の内容を共有記憶装置４に転写する必要
がある。転写は計算機１．２よりのアクセス要求を禁止
して、転写専用のハードウェア５からα番地の読み出し
アクセス要求をインタフェース６Ｃより共有記憶装置３
へ送出されて共有記憶装置３のα番地の内容が読み出さ
れインタフェース６Ｃより転写専用ハードウェア５へ送
出される。次に転写専用ハードウェア５はα番地への書
き込みアクセス要求をインタフェース７ｃより共有記憶
装置４へ送出されて共有記憶装置４のα番地へ共有記憶
装置３のα番地の内容が書き込まれる。このようにして
０番地から実装されている共有記憶装置の最大番地まで
転写動作を実施すれば、二重化された共有記憶装置間の
内容を一致させることができる。
のハードウェアを設けて二重化共有記憶装置間で転写を
実施する方式である。第３図において通常の計算機１，
２よりのアクセス要求はインタフェース５ａ、５ｂより
共有記憶装置３へ、インタフェース７ａ、７ｂより共有
記憶装置４へ送出され読み書きが行われる。全共存記憶
装置４が何らかの原因で運転を中止していたとすると、
次に二重化共有記憶装置として運転を開始するためには
共有記憶装置３の内容を共有記憶装置４に転写する必要
がある。転写は計算機１．２よりのアクセス要求を禁止
して、転写専用のハードウェア５からα番地の読み出し
アクセス要求をインタフェース６Ｃより共有記憶装置３
へ送出されて共有記憶装置３のα番地の内容が読み出さ
れインタフェース６Ｃより転写専用ハードウェア５へ送
出される。次に転写専用ハードウェア５はα番地への書
き込みアクセス要求をインタフェース７ｃより共有記憶
装置４へ送出されて共有記憶装置４のα番地へ共有記憶
装置３のα番地の内容が書き込まれる。このようにして
０番地から実装されている共有記憶装置の最大番地まで
転写動作を実施すれば、二重化された共有記憶装置間の
内容を一致させることができる。
従来の二重化共有記憶制御装置は以上のように構成され
ているので、共有記憶装置の記憶容量にもよるが、例え
ば２Ｍワードであれば、数百〜数千ミリ秒要するので、
この間計算機からのアクセス要求が禁止されるので、オ
ンライン処理が要求される計算機システムには使用でき
ない欠点があった。
ているので、共有記憶装置の記憶容量にもよるが、例え
ば２Ｍワードであれば、数百〜数千ミリ秒要するので、
この間計算機からのアクセス要求が禁止されるので、オ
ンライン処理が要求される計算機システムには使用でき
ない欠点があった。
この発明は転写中、計算機からのアクセスをできるよう
にしてオンライン処理が要求される計算機システムにも
使用可能で、高応答性と高倍転性を有する二重化共有記
憶制御装置を得ることを目的とする。
にしてオンライン処理が要求される計算機システムにも
使用可能で、高応答性と高倍転性を有する二重化共有記
憶制御装置を得ることを目的とする。
この発明に係る記憶制御装置は、共有記憶装置間の情報
の転写を可能とし、転写されている共有記憶装置に対し
フラグをセットし、このフラグがセットされている共有
記憶装置に対し、読み出し。
の転写を可能とし、転写されている共有記憶装置に対し
フラグをセットし、このフラグがセットされている共有
記憶装置に対し、読み出し。
書き込みアクセスのうち、読み出しのアクセスのみを禁
止し、他のアクセスは実行可能とする。
止し、他のアクセスは実行可能とする。
転写されている途上の共有記憶装置に対し、読み出しの
アクセスが禁止され、他の共有記憶装置に対しては可能
となる。また、書き込みアクセスは両共有記憶装置に対
して可能となる。
アクセスが禁止され、他の共有記憶装置に対しては可能
となる。また、書き込みアクセスは両共有記憶装置に対
して可能となる。
この発明の一実施例を図について説明する。第１図にお
いて１．２は計算機、３．４は共有記憶装置、６ａ、６
ｂ及び？ａ、７ｂは計算機−共有記憶装置間インタフェ
ース、８は共有記憶装置間インタフェースである。第２
図は、第１図における共有記憶装置３，４の具体的実施
例で、図において９ａ、９ｂはインタフェース選択手段
、１０ａ、１０ｂはアクセス起動要求選択手段、１１２
．１１ｂは転写動作制御手段、１２ａ。
いて１．２は計算機、３．４は共有記憶装置、６ａ、６
ｂ及び？ａ、７ｂは計算機−共有記憶装置間インタフェ
ース、８は共有記憶装置間インタフェースである。第２
図は、第１図における共有記憶装置３，４の具体的実施
例で、図において９ａ、９ｂはインタフェース選択手段
、１０ａ、１０ｂはアクセス起動要求選択手段、１１２
．１１ｂは転写動作制御手段、１２ａ。
１２ｂは記憶部、２１ａ〜２１ｂは計算機−共有記憶装
置間インタフェース信号、２２ａ〜２２ｄは計算機より
のアクセス起動要求信号、２３ａ。
置間インタフェース信号、２２ａ〜２２ｄは計算機より
のアクセス起動要求信号、２３ａ。
２３ｂは他系共有記憶装置よりのアクセス起動要求信号
、２４ａ、２４ｂは共有記憶装置間インタフェース信号
、２５ａ、２５ｂは転写動作制御手段より記憶部への読
み出し専用の内部インタフェースである。
、２４ａ、２４ｂは共有記憶装置間インタフェース信号
、２５ａ、２５ｂは転写動作制御手段より記憶部への読
み出し専用の内部インタフェースである。
つぎに、転写動作が共有記憶装置３から共有記憶装置４
へ向かって実行される場合について説明する。この場合
前者を主系、後者を従系の共存記憶装置とすると、主系
の転写動作制御手段１１ａから、従系に共有記憶装置間
インクフェース８を通して、転写動作を開始する旨の信
号が送られる。
へ向かって実行される場合について説明する。この場合
前者を主系、後者を従系の共存記憶装置とすると、主系
の転写動作制御手段１１ａから、従系に共有記憶装置間
インクフェース８を通して、転写動作を開始する旨の信
号が送られる。
従系の転写動作制御手段１１ｂはこの信号を受けとると
転写動作中である旨を示すレジスタ（図示していない）
をセットする。すなわち、フラグをセットする。このレ
ジスタがセットされていると計算機からのアクセス要求
の内、読み出し要求は無視される。今転写動作がα番地
について行われているとすると、主系の転写動作制御手
段１１ａは転写動作の前半は主系のα番地の内容を読み
出して、アドレス、データ、制御信号を共有記憶装置間
インタフェース８を通じて従系の共有記憶装置４に送る
。従系の共有記憶装置４では主系からのアクセス起動要
求信号２３ａをアクセス起動要求選択手段１０ｂにより
選択し、アクセス起動要求選択手段１０ｂの出力により
インタフェース選択手段９ｂにより主系からのアドレス
、データ。
転写動作中である旨を示すレジスタ（図示していない）
をセットする。すなわち、フラグをセットする。このレ
ジスタがセットされていると計算機からのアクセス要求
の内、読み出し要求は無視される。今転写動作がα番地
について行われているとすると、主系の転写動作制御手
段１１ａは転写動作の前半は主系のα番地の内容を読み
出して、アドレス、データ、制御信号を共有記憶装置間
インタフェース８を通じて従系の共有記憶装置４に送る
。従系の共有記憶装置４では主系からのアクセス起動要
求信号２３ａをアクセス起動要求選択手段１０ｂにより
選択し、アクセス起動要求選択手段１０ｂの出力により
インタフェース選択手段９ｂにより主系からのアドレス
、データ。
制御信号を受けとり、記憶部１２ｂのα番地にその内容
を書き込む。この転写動作を主系のＯ番地から共有記憶
装置の最大番地まで実行する。転写動作を最大番地まで
実行したならば、主系の転写動作制御手段１１ａから従
系の転写動作制御手段１１ｂに転写動作終了信号を送る
。従系の転写動作制御手段１１ｂはこの終了信号を受と
ると転写動作中である旨を示すレジスタ（図示していな
い）をリセットする。次に、転写動作中における計算機
からのアクセス起動要求信号が送出された場合について
説明する。合計算機１からアクセス起動要求信号が送出
されたとすると、このアクセス起動要求が読み出し要求
であった場合には、従系の共有記憶装置４は転写動作中
である旨のフラグがセットされているので従系からは読
み出し動作は実行されず、主系のみから読み出し動作が
実行される。動作は主系のアクセス起動要求選択手段１
０ａより計算機」よりのアクセス起動要求信号２２ａを
選択し、アクセス起動要求選択手段１０ａの出力よりイ
ンタフェース選択手段９ａより計算ｍ１よりのアドレス
、制御信号２１ａを選択し記憶部１２ａより読み出し動
作を実行する。
を書き込む。この転写動作を主系のＯ番地から共有記憶
装置の最大番地まで実行する。転写動作を最大番地まで
実行したならば、主系の転写動作制御手段１１ａから従
系の転写動作制御手段１１ｂに転写動作終了信号を送る
。従系の転写動作制御手段１１ｂはこの終了信号を受と
ると転写動作中である旨を示すレジスタ（図示していな
い）をリセットする。次に、転写動作中における計算機
からのアクセス起動要求信号が送出された場合について
説明する。合計算機１からアクセス起動要求信号が送出
されたとすると、このアクセス起動要求が読み出し要求
であった場合には、従系の共有記憶装置４は転写動作中
である旨のフラグがセットされているので従系からは読
み出し動作は実行されず、主系のみから読み出し動作が
実行される。動作は主系のアクセス起動要求選択手段１
０ａより計算機」よりのアクセス起動要求信号２２ａを
選択し、アクセス起動要求選択手段１０ａの出力よりイ
ンタフェース選択手段９ａより計算ｍ１よりのアドレス
、制御信号２１ａを選択し記憶部１２ａより読み出し動
作を実行する。
計算ｍｌよりのアクセス起動要求が書き込み要求であっ
た場合には、上記フラグは無視されて主系。
た場合には、上記フラグは無視されて主系。
従系のアクセス起動要求選択手段１０ａ、１０ｂよりア
クセス起動要求信号２２ａ、２２ｃを選択し、アクセス
起動要求選択手段１０ａ、１０ｂの出力よりインタフェ
ース選択手段９ａ、９ｂよりアドレス、データ、制御信
号２１ａ、２１ｃを選択し、記憶部１２ａ、１２ｂに書
き込み動作を実行する。次に、転写動作中でない場合の
計算機よりのアクセス起動要求については転写動作中の
書き込み要求の場合に準する。転写動作の主系と従系が
逆になった場合でも同様に動作することは言うまでもな
い。従って、転写動作中でも計算機からのアクセス起動
要求をほとんど待たせることなく実行することが可能と
なる。
クセス起動要求信号２２ａ、２２ｃを選択し、アクセス
起動要求選択手段１０ａ、１０ｂの出力よりインタフェ
ース選択手段９ａ、９ｂよりアドレス、データ、制御信
号２１ａ、２１ｃを選択し、記憶部１２ａ、１２ｂに書
き込み動作を実行する。次に、転写動作中でない場合の
計算機よりのアクセス起動要求については転写動作中の
書き込み要求の場合に準する。転写動作の主系と従系が
逆になった場合でも同様に動作することは言うまでもな
い。従って、転写動作中でも計算機からのアクセス起動
要求をほとんど待たせることなく実行することが可能と
なる。
なお、計算機、共存記憶装置はぞれぞれ２個のものとし
て説明したが、それ以上設けても本発明は同様に適用で
きる。
て説明したが、それ以上設けても本発明は同様に適用で
きる。
以上のように、この発明によれば共有記憶装置を転写専
用のインタフェースで接続し、転写中、転写がなされて
いる共有記憶装置に対し読み出しアクセスを禁止し、他
のアクセスを可能としたので転写動作中でも計算機より
アクセス起動要求をほとんど待たせることなく実行する
ことができ、オンライン処理を行う計算機システムにも
使用することのできる二重化共有記憶装置を提供できる
。
用のインタフェースで接続し、転写中、転写がなされて
いる共有記憶装置に対し読み出しアクセスを禁止し、他
のアクセスを可能としたので転写動作中でも計算機より
アクセス起動要求をほとんど待たせることなく実行する
ことができ、オンライン処理を行う計算機システムにも
使用することのできる二重化共有記憶装置を提供できる
。
第１図はこの発明の一実施例による記憶制御装置の制御
方式のブロック図である。第２図は第１図における共有
記憶装置の具体的構成例である。 第３図は従来の一例による二重化共有記憶装置のブロッ
ク図である。 １．２は計算機、３，４は共有記憶装置、５は転写専用
ハードウェア、６，７は計算機−共有記憶装置間インタ
フェース、８は共有記憶装置間インタフェース、９はイ
ンタフェース選択手段、１０はアクセス起動要求選択手
段、１１は転写動作制御手段、１２は記憶部である。 代理人 大 岩 増 雄（ほか２名）嘉３図 手続補正書（自発） ２８発明の名称 記ｊ’５Ｊ＋損嚇置の匍捕防式 ３、補正をする者 ５、？！正の対象 特許請求の範囲、発明の詳細な説明の欄。 ６、 補正の内容 （１）特許請求の範囲を別紙の通り補正する。 （２）明細書第４頁第９行目、第１４行目「送出されて
」とあるのを「送出して」と補正する。 （３）同書第６頁第２０行目乃至第７頁第２行目「フェ
ース信号、−・・・−・インタフェースである。ｊとあ
るのを「フェース信号である。」と補正する。 （４）同書第７頁第４行目「憶装置４へ向かって」とあ
るのを「憶装置４に対して」と補正する。 （５）同書第６頁第２０行目「この終了信号を受とると
」とあるのを「この終了信号を受けとると」と補正する
。 以上 ２、特許請求の範囲 （１）第１．第２計算機の両方によりアクセス可能な第
１．第２共有記憶装置を備えた記憶制御装置の制御方式
において、上記第１．第２共有記↑、α装置間を転写専
用のインタフェースで接続し、両共有記憶装置間で情報
の転写を可能とし、かつ転写中、上記他方の共有記憶装
置に転写がなされていることを示すフラグをセットし、 第１．第２計算機のいずれかより両共有記憶装置に読み
出しのアクセス起動要求があったとき上記フラグがセッ
トされていない方の一方の共有記憶装置のみから情報の
読み出しがなされるようにし、書き込みのアクセス起動
要求があったとき上記フラグを無視して両共有記１．α
装五に情報を書込むようにしたことを特徴とする記憶制
御装置の制御方式。 （２）他方の共有記ｔ、ａ装置からのインタフェースか
、第１計算機からのインタフェースかユ第２計算機から
のインタフェースかのいずれかを選択するインタフェー
ス選択手段と、他方の共有記ｉ５０装置と第１．第２計
算機のそれぞれのアクセス起動要求信号のうちいずれか
を取込むアクセス起動要求選択手段と、上記インタフェ
ース選択手段とアクセス起動要求選択手段を制御する転
写動作制御手段を各共有記憶手段に設けたことを特徴と
する記１，９制御装置の制御方式。
方式のブロック図である。第２図は第１図における共有
記憶装置の具体的構成例である。 第３図は従来の一例による二重化共有記憶装置のブロッ
ク図である。 １．２は計算機、３，４は共有記憶装置、５は転写専用
ハードウェア、６，７は計算機−共有記憶装置間インタ
フェース、８は共有記憶装置間インタフェース、９はイ
ンタフェース選択手段、１０はアクセス起動要求選択手
段、１１は転写動作制御手段、１２は記憶部である。 代理人 大 岩 増 雄（ほか２名）嘉３図 手続補正書（自発） ２８発明の名称 記ｊ’５Ｊ＋損嚇置の匍捕防式 ３、補正をする者 ５、？！正の対象 特許請求の範囲、発明の詳細な説明の欄。 ６、 補正の内容 （１）特許請求の範囲を別紙の通り補正する。 （２）明細書第４頁第９行目、第１４行目「送出されて
」とあるのを「送出して」と補正する。 （３）同書第６頁第２０行目乃至第７頁第２行目「フェ
ース信号、−・・・−・インタフェースである。ｊとあ
るのを「フェース信号である。」と補正する。 （４）同書第７頁第４行目「憶装置４へ向かって」とあ
るのを「憶装置４に対して」と補正する。 （５）同書第６頁第２０行目「この終了信号を受とると
」とあるのを「この終了信号を受けとると」と補正する
。 以上 ２、特許請求の範囲 （１）第１．第２計算機の両方によりアクセス可能な第
１．第２共有記憶装置を備えた記憶制御装置の制御方式
において、上記第１．第２共有記↑、α装置間を転写専
用のインタフェースで接続し、両共有記憶装置間で情報
の転写を可能とし、かつ転写中、上記他方の共有記憶装
置に転写がなされていることを示すフラグをセットし、 第１．第２計算機のいずれかより両共有記憶装置に読み
出しのアクセス起動要求があったとき上記フラグがセッ
トされていない方の一方の共有記憶装置のみから情報の
読み出しがなされるようにし、書き込みのアクセス起動
要求があったとき上記フラグを無視して両共有記１．α
装五に情報を書込むようにしたことを特徴とする記憶制
御装置の制御方式。 （２）他方の共有記ｔ、ａ装置からのインタフェースか
、第１計算機からのインタフェースかユ第２計算機から
のインタフェースかのいずれかを選択するインタフェー
ス選択手段と、他方の共有記ｉ５０装置と第１．第２計
算機のそれぞれのアクセス起動要求信号のうちいずれか
を取込むアクセス起動要求選択手段と、上記インタフェ
ース選択手段とアクセス起動要求選択手段を制御する転
写動作制御手段を各共有記憶手段に設けたことを特徴と
する記１，９制御装置の制御方式。
Claims (2)
- （１）第１、第２計算機の両方によりアクセス可能な第
１、第２共有記憶装置を備えた記憶制御装置の制御方式
において、上記第１、第２共有記憶装置間を転写専用の
インタフェースで接続し、両共有記憶装置間で情報の転
写を可能とし、かつ転写中、上記他方の共有記憶装置に
転写がなされていることを示すフラグをセットし、 第１、第２計算機のいずれかより両共有記憶装置に読み
出しのアクセス起動要求があったとき上記フラグがセッ
トされていない方の一方の共有記憶装置のみから情報の
読み出しがなされるようにし、書き込みのアクセス起動
要求があったとき上記フラグを無視して両共有記憶装置
に情報を書込むようにしたことを特徴とする記憶制御装
置の制御方式。 - （２）他方の共有記憶装置からのインタフェースか、第
１計算機からのインタフェースか第２計算機からのイン
タフェースかのいずれかを選択するインタフェース選択
手段と、他方の共有記憶装置と第１、第２計算機のそれ
ぞれのアクセス起動要求信号のうちいずれかを取込むア
クセス起動要求選択手段と、上記インタフェース選択手
段とアクセス起動要求選択手段を制御する転写動作制御
手段を各共有記憶手段に設けたことを特徴とする記憶制
御装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212472A JPS6367669A (ja) | 1986-09-09 | 1986-09-09 | 記憶制御装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61212472A JPS6367669A (ja) | 1986-09-09 | 1986-09-09 | 記憶制御装置の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367669A true JPS6367669A (ja) | 1988-03-26 |
Family
ID=16623209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61212472A Pending JPS6367669A (ja) | 1986-09-09 | 1986-09-09 | 記憶制御装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367669A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148737A (ja) * | 1989-11-06 | 1991-06-25 | Nippon Telegr & Teleph Corp <Ntt> | ２重化メモリ装置のメモリデータ一致制御方式 |
| JPH04364562A (ja) * | 1990-09-26 | 1992-12-16 | Honeywell Inc | プロセス制御システムにおいて一次データベース及び二次データベースに格納されているデータを保証する方法 |
-
1986
- 1986-09-09 JP JP61212472A patent/JPS6367669A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03148737A (ja) * | 1989-11-06 | 1991-06-25 | Nippon Telegr & Teleph Corp <Ntt> | ２重化メモリ装置のメモリデータ一致制御方式 |
| JPH04364562A (ja) * | 1990-09-26 | 1992-12-16 | Honeywell Inc | プロセス制御システムにおいて一次データベース及び二次データベースに格納されているデータを保証する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8195918B2 (en) | Memory hub with internal cache and/or memory access prediction | |
| JP2561398B2 (ja) | 二重化ディスク制御装置 | |
| JP3987241B2 (ja) | 系間情報通信システム | |
| JPS6367669A (ja) | 記憶制御装置の制御方式 | |
| JPS5845116B2 (ja) | 二重化記憶装置 | |
| JPH02294723A (ja) | 補助記憶装置の２重化制御方法 | |
| JPS63238655A (ja) | 情報処理装置 | |
| JP5321782B2 (ja) | 二重化システム及びメモリコピー方法 | |
| JPH05108493A (ja) | メモリ制御方式 | |
| JPH08179994A (ja) | コンピュータシステム | |
| JPH05127935A (ja) | 二重系計算機装置 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JPH0727468B2 (ja) | 二重化情報処理装置 | |
| JPH02143343A (ja) | 格納順ファイルのロバスト化処理方式 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH01237734A (ja) | 二重化装置 | |
| JP2001142730A (ja) | Ｃｐｕアクセス空間の制御方式 | |
| JPH01231132A (ja) | 二重化処理装置 | |
| JPH0512222A (ja) | 情報処理装置 | |
| JPS62182953A (ja) | メモリアクセス制御方式 | |
| JPS63292351A (ja) | メモリコピ−装置 | |
| JPH0625986B2 (ja) | 複合計算機システム | |
| JPH03109633A (ja) | ロードシェアシステム | |
| KR19990004343A (ko) | 이중화시스템의 중앙처리장치 부하 감소방법 |