JPH03109633A - ロードシェアシステム - Google Patents
ロードシェアシステムInfo
- Publication number
- JPH03109633A JPH03109633A JP24692189A JP24692189A JPH03109633A JP H03109633 A JPH03109633 A JP H03109633A JP 24692189 A JP24692189 A JP 24692189A JP 24692189 A JP24692189 A JP 24692189A JP H03109633 A JPH03109633 A JP H03109633A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- disks
- cpu
- port
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ロードシェアシステムに関し、更に詳しくは
、クロスコールミラードディスクを使用したロードシェ
アシステム関する。
、クロスコールミラードディスクを使用したロードシェ
アシステム関する。
（従来の技術）
ロードシェアシステムとは、複数のプロセッサを組み合
わせておき、機能及び負荷を個々のプロセッサに分散さ
せることを意図した計算機システムである。
わせておき、機能及び負荷を個々のプロセッサに分散さ
せることを意図した計算機システムである。
このようなロードシェアシステムにおいて、ミラードデ
ィスクが使用されることがある。このミラードディスク
とは、２台のディスクに同一内容を書き、１台のディス
クが故障してもシステムダウンを起こさないようにし、
信頼性を高めたシステムである。また、障害対策、性能
向上、データの共有などの目的でクロスコールが採用さ
れている。
ィスクが使用されることがある。このミラードディスク
とは、２台のディスクに同一内容を書き、１台のディス
クが故障してもシステムダウンを起こさないようにし、
信頼性を高めたシステムである。また、障害対策、性能
向上、データの共有などの目的でクロスコールが採用さ
れている。
第３図は上述したようなりロスコールミラーＦえディス
クを使用したロードシェアシステムの概略構成を示す構
成図である。
クを使用したロードシェアシステムの概略構成を示す構
成図である。
このように構成した従来装置において、ＣＰＵ３、ＣＰ
Ｕ４共にＤＩＳＫＩをデータディスクとして使用し、Ｄ
ＩＳＫ２を待機側として使用していた。
Ｕ４共にＤＩＳＫＩをデータディスクとして使用し、Ｄ
ＩＳＫ２を待機側として使用していた。
（発明が解決しようとする課題）
しかしながら、この様な構成のシステムでは、ＤＩ Ｓ
ＫＩがビジーのときには、他方のＣＰＵがＤＩＳＫＩを
使おうとすると待たされることになり、無駄時間が発生
するといった問題点があった。
ＫＩがビジーのときには、他方のＣＰＵがＤＩＳＫＩを
使おうとすると待たされることになり、無駄時間が発生
するといった問題点があった。
本発明は、この様な問題点に鑑みてなされたもので、ミ
ラードディスクアクセス時の無駄時間を最小限に抑えた
ロードシェアシステムを提供することを目的とする。
ラードディスクアクセス時の無駄時間を最小限に抑えた
ロードシェアシステムを提供することを目的とする。
（課題を解決するための手段）
上記した課題を解決する本発明は、ミラードディスクを
構成する第１のディスク及び第２のディスクと、使用す
べき一方のディスクが設定される設定部、第１のディス
クが接続されたポート、第２のディスクが接続されたポ
ート、設定部の状態により読み出しを行う際にいずれか
一方のポートを選択するポート選択部を有する第１のＣ
ＰＵと、使用すべき一方のディスクが設定される設定部
。
構成する第１のディスク及び第２のディスクと、使用す
べき一方のディスクが設定される設定部、第１のディス
クが接続されたポート、第２のディスクが接続されたポ
ート、設定部の状態により読み出しを行う際にいずれか
一方のポートを選択するポート選択部を有する第１のＣ
ＰＵと、使用すべき一方のディスクが設定される設定部
。
第１のディスクが接続されたポート、第２のディスクが
接続されたポート、設定部の状態により読み出しを行う
際にいずれか一方のポートを選択するポート選択部を有
する第２のＣＰＵとを備え、それぞれのＣＰＵの設定部
で異なるように使用ディスクの設定をしたことを特徴と
するものである。
接続されたポート、設定部の状態により読み出しを行う
際にいずれか一方のポートを選択するポート選択部を有
する第２のＣＰＵとを備え、それぞれのＣＰＵの設定部
で異なるように使用ディスクの設定をしたことを特徴と
するものである。
（作用）
本発明のロードシェアシステムにおいて、第１のＣＰＵ
と第２のＣＰＵでそれぞれ異なるディスクがそれぞれの
設定部により設定されており、各ＣＰＵが同時に読み出
しを行う際にはそれぞれ異なるディスクが使用される。
と第２のＣＰＵでそれぞれ異なるディスクがそれぞれの
設定部により設定されており、各ＣＰＵが同時に読み出
しを行う際にはそれぞれ異なるディスクが使用される。
（実施例）
以下図面を用いて、本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例の構成を示す構成ブロック
図である。図において、第３図に対応する部分には同一
の符号を付して示しである。
図である。図において、第３図に対応する部分には同一
の符号を付して示しである。
図において、１は第１のディスク、２は第２のディスク
である。これら２つのディスクがミラードブイスクシス
テムの一部をなしている。１０は一方のＣＰＵ、２０は
他方のＣＰＵである。尚、ＣＰＵｌ０とＣＰＵ２０とは
内部の構成は同じであるので、説明を簡単にするため、
ＣＰＵｌ０について内部を詳細に示すと共に、その説明
を行う。
である。これら２つのディスクがミラードブイスクシス
テムの一部をなしている。１０は一方のＣＰＵ、２０は
他方のＣＰＵである。尚、ＣＰＵｌ０とＣＰＵ２０とは
内部の構成は同じであるので、説明を簡単にするため、
ＣＰＵｌ０について内部を詳細に示すと共に、その説明
を行う。
１１はディスク１．ディスク２共に正常であるときにＣ
ＰＵｌ０が専用化できるディスクが設定される設定部で
ある。１２はディスク１の故障を検出する故障検出部、
１３はディスク２の故障を検出する故障検出部、１４は
設定部１１．故障検出部１２．１３からの指示でディス
ク１若しくはディスク２のいずれか一方とのデータのや
りとりを行うためにポートを選択するポート選択部であ
る。
ＰＵｌ０が専用化できるディスクが設定される設定部で
ある。１２はディスク１の故障を検出する故障検出部、
１３はディスク２の故障を検出する故障検出部、１４は
設定部１１．故障検出部１２．１３からの指示でディス
ク１若しくはディスク２のいずれか一方とのデータのや
りとりを行うためにポートを選択するポート選択部であ
る。
このポート選択部１４は、データをディスク１に書き込
むための制御信号Ｄ １ ｗｒｔｔｅ 、設定部より６
Ｔ下ゴ］故障検出部１３からの検出結果を受ける論理ゲ
ート１４ａ１この論理ゲート１４ａの出力と故障検出部
１２からの検出結果の反転信号とを受ける論理ゲート１
４ｂ１データをディスク２に書き込むための制御信号Ｄ
２ｗｒｉｔｅ 、設定部１１よりめ］目テ■］置−故
障検出部１２からの検出結果を受ける論理ゲート１４ｃ
１この論理ゲート１４ｃの出力と故障検出部１３からの
検出結果の反転信号とを受ける論理ゲート１４ｄから構
成されている。１５はディスク１とのデータ転送のため
のポートを構成するドライバ／レシーバ部、１６はディ
スク２とのデータ転送のためのポートを構成するドライ
バ／レシーバ部、１７はＣＰＵ１０の残余の全ての部分
であり、この実施例では制御部と呼ぶことにする。
むための制御信号Ｄ １ ｗｒｔｔｅ 、設定部より６
Ｔ下ゴ］故障検出部１３からの検出結果を受ける論理ゲ
ート１４ａ１この論理ゲート１４ａの出力と故障検出部
１２からの検出結果の反転信号とを受ける論理ゲート１
４ｂ１データをディスク２に書き込むための制御信号Ｄ
２ｗｒｉｔｅ 、設定部１１よりめ］目テ■］置−故
障検出部１２からの検出結果を受ける論理ゲート１４ｃ
１この論理ゲート１４ｃの出力と故障検出部１３からの
検出結果の反転信号とを受ける論理ゲート１４ｄから構
成されている。１５はディスク１とのデータ転送のため
のポートを構成するドライバ／レシーバ部、１６はディ
スク２とのデータ転送のためのポートを構成するドライ
バ／レシーバ部、１７はＣＰＵ１０の残余の全ての部分
であり、この実施例では制御部と呼ぶことにする。
また、第２図はＣＰＵｌ０の概略動作を示したフローチ
ャートである。
ャートである。
書込み要求が発生すると、データはディスク１及びディ
スク２の双方に書き込まれる（第２図（Ｓ２））。また
、故障検出部１２．１３はディスク１．ディスク２の故
障検出を行なっており、検出結果はポート検出部１４内
の論理ゲートに供給されている。すなわち、制御部１７
からはデータとともに、書き込み信号Ｄ １ ｗｒｉｔ
ｅとＤ２ｗｒｉｔｅとが発生し論理ゲート１４ａ、１４
ｃに供給される。一方、論理グー）１４ｂ、１４ｄは、
これら論理ゲート１４ａ、１４ｃの出力を受けると共に
、故障検出信号を反転して受け、故障が無ければ、ドラ
イバ／レシーバ部１．５，１．６を通過状態にするため
のＰＩＥＮ、Ｐ２ＥＮを出力する。これにより、制御部
１７からのデータがディスク１及びディスク２の双方に
書き込まれる。
スク２の双方に書き込まれる（第２図（Ｓ２））。また
、故障検出部１２．１３はディスク１．ディスク２の故
障検出を行なっており、検出結果はポート検出部１４内
の論理ゲートに供給されている。すなわち、制御部１７
からはデータとともに、書き込み信号Ｄ １ ｗｒｉｔ
ｅとＤ２ｗｒｉｔｅとが発生し論理ゲート１４ａ、１４
ｃに供給される。一方、論理グー）１４ｂ、１４ｄは、
これら論理ゲート１４ａ、１４ｃの出力を受けると共に
、故障検出信号を反転して受け、故障が無ければ、ドラ
イバ／レシーバ部１．５，１．６を通過状態にするため
のＰＩＥＮ、Ｐ２ＥＮを出力する。これにより、制御部
１７からのデータがディスク１及びディスク２の双方に
書き込まれる。
次に、読出し要求が発生した場合を説明する。
ディスク１．２共に正常であれば、設定部１１で設定さ
れた側（設定部１１のスケッチが接続されない側）のデ
ィスクから読み出しが行われる（（Ｓ７）、（Ｓ８））
。第１図に示した例では、設定部１１のスイッチがディ
スク１側に設定されているので、論理ゲート１４ｃの入
力がＨレベルになり、ドライバ／レシーバ部１６を通過
状態にするためのＰ２ＥＮが発生する。従って、ディス
ク２から読み出しが行われる。尚、図示していないが、
ＣＰＵ２０では、設定部２１によりディスク１から読み
出しを行うように設定されているものとする。このため
、各ＣＰＵが別々のディスクから読み出しを行うため、
無駄な待ち時間は生じない。
れた側（設定部１１のスケッチが接続されない側）のデ
ィスクから読み出しが行われる（（Ｓ７）、（Ｓ８））
。第１図に示した例では、設定部１１のスイッチがディ
スク１側に設定されているので、論理ゲート１４ｃの入
力がＨレベルになり、ドライバ／レシーバ部１６を通過
状態にするためのＰ２ＥＮが発生する。従って、ディス
ク２から読み出しが行われる。尚、図示していないが、
ＣＰＵ２０では、設定部２１によりディスク１から読み
出しを行うように設定されているものとする。このため
、各ＣＰＵが別々のディスクから読み出しを行うため、
無駄な待ち時間は生じない。
ここで、いずれか一方のディスクが故障している場合を
考える。例えば、ディスク２が故障すると、故障検出部
１３からはＨレベルの故障検出信号が出力される。この
Ｈレベルの故障検出信号は、論理ゲート１．４ ａに供
給され、正常であるディスク１側のドライバ／レシーバ
部１５を通過状態にするＰＩＥＮが発生する。また、故
障検出信号は論理ゲート１４ｄの反転入力端子に供給さ
れるため、この論理ゲート１４ｄが閉じ、設定部１１の
設定にかかわらずＰ２ＥＮは発生しない。また、ディス
ク１が故障した場合も同様である。尚、双方のディスク
共に故障であるときには、故障検出信号により論理ゲー
ト１４ｂ、１４ｄ共に閉じるためＰＩＥＮ、Ｐ２ＥＮが
発生せず、読み出しは行われない。
考える。例えば、ディスク２が故障すると、故障検出部
１３からはＨレベルの故障検出信号が出力される。この
Ｈレベルの故障検出信号は、論理ゲート１．４ ａに供
給され、正常であるディスク１側のドライバ／レシーバ
部１５を通過状態にするＰＩＥＮが発生する。また、故
障検出信号は論理ゲート１４ｄの反転入力端子に供給さ
れるため、この論理ゲート１４ｄが閉じ、設定部１１の
設定にかかわらずＰ２ＥＮは発生しない。また、ディス
ク１が故障した場合も同様である。尚、双方のディスク
共に故障であるときには、故障検出信号により論理ゲー
ト１４ｂ、１４ｄ共に閉じるためＰＩＥＮ、Ｐ２ＥＮが
発生せず、読み出しは行われない。
以上本実施例で詳細に説明したように、両ディスクが正
常であるときには、各ＣＰＵが読み出しのためにアクセ
スするディスクをそれぞれ別に設定しであるので、それ
ぞれ独自にアクセスを行えるため、無駄な待ち時間は発
生しない。
常であるときには、各ＣＰＵが読み出しのためにアクセ
スするディスクをそれぞれ別に設定しであるので、それ
ぞれ独自にアクセスを行えるため、無駄な待ち時間は発
生しない。
（発明の効果）
以上詳細に説明したように、本発明によれば、ディスク
が正常であるときには、各ＣＰＵが別のディスクをアク
セスするようにしたものであるから、ミラードディスク
アクセス時の無駄時間を最小限に抑えたロードシェアシ
ステムを実現することが可能となる。
が正常であるときには、各ＣＰＵが別のディスクをアク
セスするようにしたものであるから、ミラードディスク
アクセス時の無駄時間を最小限に抑えたロードシェアシ
ステムを実現することが可能となる。
第１図は本発明の一実施例を示す構成図、第２図は動作
を説明するためのフローチャート、第３図は従来装置の
概略構成を示す構成図である。 １．２・・・ディスク １０．２０・・・ＣＰＵ１
１．２１・・・設定部 １２．１３，２２．２３・・・故障検出部１４．２４・
・・ポート選択部 １４ａ〜１４ｄ・・・論理ゲート １５．１６，２５．２６・・・ドライバ／レシーバ部１
７．２７・・・制御部
を説明するためのフローチャート、第３図は従来装置の
概略構成を示す構成図である。 １．２・・・ディスク １０．２０・・・ＣＰＵ１
１．２１・・・設定部 １２．１３，２２．２３・・・故障検出部１４．２４・
・・ポート選択部 １４ａ〜１４ｄ・・・論理ゲート １５．１６，２５．２６・・・ドライバ／レシーバ部１
７．２７・・・制御部
Claims (1)
- 【特許請求の範囲】 ミラードディスクを構成する第１のディスク（１）及び
第２のディスク（２）と、 使用すべき一方のディスクが設定される設定部（１１）
、第１のディスク（１）が接続されたポート（１５）、
第２のディスク（２）が接続されたポート（１６）、設
定部（１１）の状態により読み出しを行う際にいずれか
一方のポートを選択するポート選択部（１４）を有する
第１のＣＰＵ（１０）と、 使用すべき一方のディスクが設定される設定部（２１）
、第１のディスク（１）が接続されたポート（２５）、
第２のディスク（２）が接続されたポート（２６）、設
定部（２１）の状態により読み出しを行う際にいずれか
一方のポートを選択するポート選択部（２４）を有する
第２のＣＰＵとを備え、 設定部（１１）及び設定部（２１）で使用ディスクの設
定がそれぞれ異なるようにしたことを特徴とするロード
シュアシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24692189A JPH03109633A (ja) | 1989-09-22 | 1989-09-22 | ロードシェアシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24692189A JPH03109633A (ja) | 1989-09-22 | 1989-09-22 | ロードシェアシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03109633A true JPH03109633A (ja) | 1991-05-09 |
Family
ID=17155739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24692189A Pending JPH03109633A (ja) | 1989-09-22 | 1989-09-22 | ロードシェアシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03109633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689218A (ja) * | 1992-09-08 | 1994-03-29 | Hitachi Ltd | 多重書きボリュームのバックアップ方式 |
-
1989
- 1989-09-22 JP JP24692189A patent/JPH03109633A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689218A (ja) * | 1992-09-08 | 1994-03-29 | Hitachi Ltd | 多重書きボリュームのバックアップ方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039557B2 (ja) | 記憶装置 | |
| US5467461A (en) | Multiprocessor computer system having bus control circuitry for transferring data between microcomputers | |
| US5933613A (en) | Computer system and inter-bus control circuit | |
| US5408612A (en) | Microprocessor system for selectively accessing a processor internal register when the processor has control of the bus and partial address identifying the register | |
| JPH03109633A (ja) | ロードシェアシステム | |
| JP3531368B2 (ja) | コンピュータシステム及びバス間制御回路 | |
| JP2664144B2 (ja) | 多重化処理装置の切替方法および装置 | |
| JPS5845116B2 (ja) | 二重化記憶装置 | |
| JP2946561B2 (ja) | マルチプロセッサシステム | |
| JPS6059621B2 (ja) | バッファ無効化制御方式 | |
| JP3019323B2 (ja) | イメージメモリのダイレクトアクセス方法 | |
| JPH04117697A (ja) | マルチポートメモリ回路 | |
| JPH01154272A (ja) | マルチプロセッサ装置 | |
| JPS6367669A (ja) | 記憶制御装置の制御方式 | |
| JPS635460A (ja) | 並列計算機 | |
| JPS633350A (ja) | 半導体記憶装置 | |
| JPH05250333A (ja) | マイクロプロセッサ | |
| JPH04130917A (ja) | 電子ディスク装置 | |
| JPH06175929A (ja) | 二重化主記憶装置 | |
| JPH02219144A (ja) | ライト・バックアクセス時間を短縮したキャッシュメモリ | |
| JPH0243663A (ja) | マルチプロセッサシステム | |
| JPH07262125A (ja) | 情報処理装置 | |
| JPH073749B2 (ja) | デュアルポートｒａｍ | |
| JPS62241051A (ja) | 共有メモリシステム | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 |