JPS6367776B2 - - Google Patents
Info
- Publication number
- JPS6367776B2 JPS6367776B2 JP56031607A JP3160781A JPS6367776B2 JP S6367776 B2 JPS6367776 B2 JP S6367776B2 JP 56031607 A JP56031607 A JP 56031607A JP 3160781 A JP3160781 A JP 3160781A JP S6367776 B2 JPS6367776 B2 JP S6367776B2
- Authority
- JP
- Japan
- Prior art keywords
- tap gain
- tap
- memory
- value
- automatic equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は受信信号中に周期的に存在する基準信
号波形を利用して、伝送系の線形歪を受信側で自
動的に等化する自動等化器に関する。
号波形を利用して、伝送系の線形歪を受信側で自
動的に等化する自動等化器に関する。
この種の自動等化器の一つの応用例として、テ
レビジヨン受像機におけるゴースト消去装置が知
られている。第１図はタツプ利得可変のタツプ付
遅延線フイルタを用いたゴースト消去装置の公知
例を示したもので、基準信号波形としてビデオ信
号中に含まれる垂直同期波形の前縁（第３ライン
から第４ラインに移る部分）の微分波形を用いた
ものである。
レビジヨン受像機におけるゴースト消去装置が知
られている。第１図はタツプ利得可変のタツプ付
遅延線フイルタを用いたゴースト消去装置の公知
例を示したもので、基準信号波形としてビデオ信
号中に含まれる垂直同期波形の前縁（第３ライン
から第４ラインに移る部分）の微分波形を用いた
ものである。
第１図において１はタツプ利得可変のタツプ付
遅延線フイルタであり、タツプ付遅延素子１ａと
加重回路１ｂおよび加算回路１ｃよりなる。タツ
プ付遅延素子１ａのタツプ間の遅延時間Ｔは入力
ビデオ信号の最高周波数の２倍の逆数より小さい
値、例えば0.1μsに選ぶ。タツプ総数は消去しよ
うとするゴーストの遅れ時間の範囲に応じて決定
する。これらのタツプのうち、入力信号が相対的
な時間遅れ０で通間するタツプを主タツプと称す
る。この主タツプの出力は２分岐され、一方は加
算回路１ｃに直接入力される。他方は加重回路１
ｂでタツプ利得cpを乗ぜられた、加算回路１ｃに
入力される。主タツプの前方（相対遅延が負の方
向）にはＭ個のタツプ（タツプ利得c-M，c-M+1，
…c-1）が、また後方（相対遅延が正の方向）に
はＮ個のタツプ（タツプ利得c1，c2…cN）が存在
する。このようなタツプ付遅延線フイルタ１にお
いて、各タツプのタツプ利得（c-M，…，cO，…，
cN）を適切な値に設定すれば、入力端子２０にお
いて存在したゴーストが出力端子３０においては
実質的に消去される。このタツプ利得を自動制御
して、結果的に出力のゴースト成分を最小化する
には次のようにする。
遅延線フイルタであり、タツプ付遅延素子１ａと
加重回路１ｂおよび加算回路１ｃよりなる。タツ
プ付遅延素子１ａのタツプ間の遅延時間Ｔは入力
ビデオ信号の最高周波数の２倍の逆数より小さい
値、例えば0.1μsに選ぶ。タツプ総数は消去しよ
うとするゴーストの遅れ時間の範囲に応じて決定
する。これらのタツプのうち、入力信号が相対的
な時間遅れ０で通間するタツプを主タツプと称す
る。この主タツプの出力は２分岐され、一方は加
算回路１ｃに直接入力される。他方は加重回路１
ｂでタツプ利得cpを乗ぜられた、加算回路１ｃに
入力される。主タツプの前方（相対遅延が負の方
向）にはＭ個のタツプ（タツプ利得c-M，c-M+1，
…c-1）が、また後方（相対遅延が正の方向）に
はＮ個のタツプ（タツプ利得c1，c2…cN）が存在
する。このようなタツプ付遅延線フイルタ１にお
いて、各タツプのタツプ利得（c-M，…，cO，…，
cN）を適切な値に設定すれば、入力端子２０にお
いて存在したゴーストが出力端子３０においては
実質的に消去される。このタツプ利得を自動制御
して、結果的に出力のゴースト成分を最小化する
には次のようにする。
まず、入力端子２０を経てタツプ付遅延線フイ
ルタ１に導入されたビデオ信号のうち、主タツプ
に現れる相対遅延Ｏの信号がタイミング回路１１
に導入され、これによつてタイミング回路１１で
系の時間基準が設定される。この時間基準は、主
タツプの出力信号の垂直同期波形前縁の微分波形
のピーク位置が時間原点（ｔ＝０）になるように
設定される。タイミング回路１１では更にこのｔ
＝０を基準点とする周期Ｔのクロツクが作られ
る。
ルタ１に導入されたビデオ信号のうち、主タツプ
に現れる相対遅延Ｏの信号がタイミング回路１１
に導入され、これによつてタイミング回路１１で
系の時間基準が設定される。この時間基準は、主
タツプの出力信号の垂直同期波形前縁の微分波形
のピーク位置が時間原点（ｔ＝０）になるように
設定される。タイミング回路１１では更にこのｔ
＝０を基準点とする周期Ｔのクロツクが作られ
る。
基準波形発生回路３は、元来ゴーストが一切存
在しなかつたと仮定したときの垂直同期波形の微
分波形に相当する理想的な基準波形ｒ（ｔ）を発
生する回路で、例えばインパルス発生回路と
LPEとで構成される。そしてここで発生した基
準波形ｒ（ｔ）のピークは、タイミング回路１１
で設定されたｔ＝０に正確に対応している。
在しなかつたと仮定したときの垂直同期波形の微
分波形に相当する理想的な基準波形ｒ（ｔ）を発
生する回路で、例えばインパルス発生回路と
LPEとで構成される。そしてここで発生した基
準波形ｒ（ｔ）のピークは、タイミング回路１１
で設定されたｔ＝０に正確に対応している。
タツプ付遅延線フイルタ１を通過したビデオ信
号は出力端子３０に出力されると共に、微分回路
２を経て差回路４に導入される。この微分回路２
の出力をｙ（ｔ）とする。なお、主タツプの出力
信号を微分した波形は直接現れないが、この波形
をｘ（ｔ）とし、以後入力波形と称する。また、
ｙ（ｔ）を出力波形と称する。差回路４では出力
波形ｙ（ｔ）から基準波形ｒ（ｔ）が差し引かれ、
誤差波形ｅ（ｔ）として出力される。
号は出力端子３０に出力されると共に、微分回路
２を経て差回路４に導入される。この微分回路２
の出力をｙ（ｔ）とする。なお、主タツプの出力
信号を微分した波形は直接現れないが、この波形
をｘ（ｔ）とし、以後入力波形と称する。また、
ｙ（ｔ）を出力波形と称する。差回路４では出力
波形ｙ（ｔ）から基準波形ｒ（ｔ）が差し引かれ、
誤差波形ｅ（ｔ）として出力される。
ｘ（ｔ）、ｙ（ｔ）、ｅ（ｔ）の関係を数式で表現
すると次のようになる。
すると次のようになる。
ｙ（ｔ）＝ｘ（ｔ）＋N
〓i=-M
ciｘ（ｔ−iT） ……(1)
ｅ（ｔ）＝ｙ（ｔ）−ｒ（ｔ） ……(2)
第１図の自動等化器は、誤差波形ｅ（ｔ）つま
り残留ゴーストをできるだけ小さくする方向、換
言すればタツプ付遅延線フイルタ１の出力に現れ
る信号の歪を最小化する方向にタツプ利得｛ci｝
（ｉ＝−Ｍ，…，Ｎ）を修正するように動作する。
り残留ゴーストをできるだけ小さくする方向、換
言すればタツプ付遅延線フイルタ１の出力に現れ
る信号の歪を最小化する方向にタツプ利得｛ci｝
（ｉ＝−Ｍ，…，Ｎ）を修正するように動作する。
差回路４の出力である誤差波形ｅ（ｔ）は、
Ａ／Ｄ変換器５で符号化される。Ａ／Ｄ変換器５
にはタイミング回路１１より周期Ｔのサンプリン
グクロツクが供給されている。ｔ＝kTなる時刻
にサンプリングされた誤差波形ｅ（ｔ）のサンプ
ル値ｅ（kT）をekと略記する。（以後xk，yk，rk
等も同様の意味に用いる）ekは係数回路６で負の
定数−αを乗ぜられた後、加算回路７の一方の入
力端子に供給される。
Ａ／Ｄ変換器５で符号化される。Ａ／Ｄ変換器５
にはタイミング回路１１より周期Ｔのサンプリン
グクロツクが供給されている。ｔ＝kTなる時刻
にサンプリングされた誤差波形ｅ（ｔ）のサンプ
ル値ｅ（kT）をekと略記する。（以後xk，yk，rk
等も同様の意味に用いる）ekは係数回路６で負の
定数−αを乗ぜられた後、加算回路７の一方の入
力端子に供給される。
タツプ利得メモリ８は（Ｍ＋Ｎ＋１）ワードの
デイジタルメモリであり、タツプ利得｛Ck｝（−
ＭｋＮ）を収納している。このメモリ８から
｛ck｝ががc-M，c-M+1…の順に読み出され、加算
回路７の他方の入力端子に供給される。加算回路
７では次式で表されるデイジタル演算が行なわれ
る。
デイジタルメモリであり、タツプ利得｛Ck｝（−
ＭｋＮ）を収納している。このメモリ８から
｛ck｝ががc-M，c-M+1…の順に読み出され、加算
回路７の他方の入力端子に供給される。加算回路
７では次式で表されるデイジタル演算が行なわれ
る。
cn+1 k＝cn k−αek，−ＭｋＮ ……(3)
ここでcn k，cn+1 kは第ｎフイールド第（ｎ＋１）
フイールドでの修正が行なわれた後のckの値を意
味する。第（ｎ＋１）フイールドでは｛cn k｝は式
(3)に従つて修正されて｛cn+1 k｝となり、あらため
てタツプ利得メモリ８に収納される。
フイールドでの修正が行なわれた後のckの値を意
味する。第（ｎ＋１）フイールドでは｛cn k｝は式
(3)に従つて修正されて｛cn+1 k｝となり、あらため
てタツプ利得メモリ８に収納される。
修正されたタツプ利得｛ck｝は、次のフイール
ドの最初にスイツチ９を介してタツプ利得保持回
路１０に転送され、１フイールド間一定の値に保
持される。
ドの最初にスイツチ９を介してタツプ利得保持回
路１０に転送され、１フイールド間一定の値に保
持される。
以上の動作をフイールド毎（垂直同期波形が到
来する度）に繰返せば、式(2)のｅ（ｔ）が次第に
小さくなる方向に｛ck｝の値が自動的に修正され
る。
来する度）に繰返せば、式(2)のｅ（ｔ）が次第に
小さくなる方向に｛ck｝の値が自動的に修正され
る。
式(3)で表される制御が安定に収束すれば、｛ck｝
は一定値に収束するから、そのとき必然的に
｛ek｝はすべて０になる。このことから式(3)で表
されるタツプ利得修正制御は、「ゼロ・フオーシ
ング・アルゴリズム」と呼ばれている。
は一定値に収束するから、そのとき必然的に
｛ek｝はすべて０になる。このことから式(3)で表
されるタツプ利得修正制御は、「ゼロ・フオーシ
ング・アルゴリズム」と呼ばれている。
このゼロ・フオーシング・アルゴリズムの最大
の問題点は、制御の収束性である。このことを数
式を用いて説明する。
の問題点は、制御の収束性である。このことを数
式を用いて説明する。
式(3)に式(1)および式(2)を代入して次式を得る。
cn+1 k＝cn k−α｛xk＋N
〓i=M
cn ixk-1−rk｝，−ＭｋＮ ……(4)
上式の両辺にフーリエ変換を施して、周波数領
域の表現に書き直すと、 Cn+1（jω）＝Cn（jω）−α｛Cn（jω）Ｘ（jω）＋
Ｘ（jω）−Ｒ（jω）｝……(5) となる。ここでＣ（jω），Ｘ（jω），Ｒ（jω）はそ
れ
ぞれ時系列｛ck｝，｛xk｝，｛rk｝のフーリエ変換
で、例えば Ｃ（jω）＝∞ 〓k=-∞ ckε-jk〓T ……(6) である。
域の表現に書き直すと、 Cn+1（jω）＝Cn（jω）−α｛Cn（jω）Ｘ（jω）＋
Ｘ（jω）−Ｒ（jω）｝……(5) となる。ここでＣ（jω），Ｘ（jω），Ｒ（jω）はそ
れ
ぞれ時系列｛ck｝，｛xk｝，｛rk｝のフーリエ変換
で、例えば Ｃ（jω）＝∞ 〓k=-∞ ckε-jk〓T ……(6) である。
式(5)は次のように変形される。
Cn+1（jω）＝｛１−αX（jω）｝Cn（jω）−α｛ｘ
（jω）−Ｒ（jω）｝……(7) この漸化式が収束するための必要十分条件は ｜１−αX（jω）｜＜１ ……(8) である。
（jω）−Ｒ（jω）｝……(7) この漸化式が収束するための必要十分条件は ｜１−αX（jω）｜＜１ ……(8) である。
ここで入力波形の電圧スペクトルＸ（jω）の形
状について考察する。入力波形｛xk｝は垂直同期
波形の微分波形であるから、ｔ＝０の近傍ではお
よそ第２図ａのような形状をしている。これをフ
ーリエ変換したＸ（jω）の実数部は第２図ｂのよ
うな形になる。サンプリング周波数１／Ｔはもと
もと入力信号の最高周波数の２倍より高くとつて
あるから、Ｘ（jω）はω＝π／Ｔの近傍では０で
ある。Ｘ（jω）が非ゼロの周波数範囲でその位相
が−π／２〜π／２の範囲におさまつていれば式
(8)は満足されるが、Ｘ（jω）の位相がそうなつて
いるという保証はない。送受信フイルタの特性や
近接ゴーストのあり方によつては、第２図ｂのよ
うにRe｛Ｘ（jω｝＜０なる周波数領域が現われるこ
とがある。このようなときにはタツプ利得系列
｛ck｝は高域成分を強調するように、正負正負…
という繰返しパターンをとりながら、その絶対値
が次第に成長し、発散していく。
状について考察する。入力波形｛xk｝は垂直同期
波形の微分波形であるから、ｔ＝０の近傍ではお
よそ第２図ａのような形状をしている。これをフ
ーリエ変換したＸ（jω）の実数部は第２図ｂのよ
うな形になる。サンプリング周波数１／Ｔはもと
もと入力信号の最高周波数の２倍より高くとつて
あるから、Ｘ（jω）はω＝π／Ｔの近傍では０で
ある。Ｘ（jω）が非ゼロの周波数範囲でその位相
が−π／２〜π／２の範囲におさまつていれば式
(8)は満足されるが、Ｘ（jω）の位相がそうなつて
いるという保証はない。送受信フイルタの特性や
近接ゴーストのあり方によつては、第２図ｂのよ
うにRe｛Ｘ（jω｝＜０なる周波数領域が現われるこ
とがある。このようなときにはタツプ利得系列
｛ck｝は高域成分を強調するように、正負正負…
という繰返しパターンをとりながら、その絶対値
が次第に成長し、発散していく。
ゼロ・フオーシング・アルゴリズムのかかる問
題点を回避する方策として、従来、「リーク積分」
と呼ばれる制御方式が用いられる。これは式(4)に
よる制御の代りに、次式のようにcn kを１フイール
ドの間に微少量βcn kだけリークさせてから、次式
の修正を行なうものである。
題点を回避する方策として、従来、「リーク積分」
と呼ばれる制御方式が用いられる。これは式(4)に
よる制御の代りに、次式のようにcn kを１フイール
ドの間に微少量βcn kだけリークさせてから、次式
の修正を行なうものである。
cn+1 k＝（１−β）cn k−α｛xk＋N
〓i=-M
（１−β）cn ixk-1−rk｝，−ＭｋＮ ……(9)
式(9)の制御が収束するための必要十分条件は
（１−β）｜１−αX（jω）｜＜１（β０）……(10)
となるから、上式が満足される程度にβを大きく
選べば、仮にRe｛ｘ（jω）｝に負の領域があつて
も、系は安定に収束する。
選べば、仮にRe｛ｘ（jω）｝に負の領域があつて
も、系は安定に収束する。
リーク積分を導入することによつて、ゼロ・フ
オーシングアルゴルリズムでも安定なタツプ利得
修正制御が可能となるが、従来のリーク積分方式
には次のような欠陥があつた。
オーシングアルゴルリズムでも安定なタツプ利得
修正制御が可能となるが、従来のリーク積分方式
には次のような欠陥があつた。
リーク積分方式は第１図におけるタツプ利得メ
モリ８に相当する部分がコンデンサ・メモリのよ
うな時定数を有するアナログ・メモリで実現され
ているような系に好適である。アナログ・メモリ
を使用する場合には、通常タツプ利得メモリ８は
タツプ利得保持回路１０を兼ねて、タツプ毎に分
離して配置され、かつ加算回路７も各タツプのア
ナログ・メモリに１個づつ付属する。このような
構成の場合には、アナログ・メモリ自体に有限の
リークが存在するから、必然的に式(9)のリーク積
分制御が行なわれる。
モリ８に相当する部分がコンデンサ・メモリのよ
うな時定数を有するアナログ・メモリで実現され
ているような系に好適である。アナログ・メモリ
を使用する場合には、通常タツプ利得メモリ８は
タツプ利得保持回路１０を兼ねて、タツプ毎に分
離して配置され、かつ加算回路７も各タツプのア
ナログ・メモリに１個づつ付属する。このような
構成の場合には、アナログ・メモリ自体に有限の
リークが存在するから、必然的に式(9)のリーク積
分制御が行なわれる。
一方、IC化の容易さや、異常動作時のタツプ
利得値保持の観点から、タツプ利得メモリをデイ
ジタル・メモリで実現することが望ましい場合が
ある。第１図はその様な構成の一例である。
利得値保持の観点から、タツプ利得メモリをデイ
ジタル・メモリで実現することが望ましい場合が
ある。第１図はその様な構成の一例である。
しかるに、デイジタル・タツプ利得メモリを用
いた自動等化器にリーク積分方式を適用しようと
すると、従来次のような不都合が生じる。いまタ
ツプ利得メモリ８の１ワードのビツト数を、符号
を含めてｌビツトとする。またタツプ利得値の上
限、下限は±１とする。このとき、タツプ利得メ
モリ８内のタツプ利得値の量子化レベルΔは Δ＝2-(l-1) ……(11) である。
いた自動等化器にリーク積分方式を適用しようと
すると、従来次のような不都合が生じる。いまタ
ツプ利得メモリ８の１ワードのビツト数を、符号
を含めてｌビツトとする。またタツプ利得値の上
限、下限は±１とする。このとき、タツプ利得メ
モリ８内のタツプ利得値の量子化レベルΔは Δ＝2-(l-1) ……(11) である。
リークが生じる前のあるタツプのタツプ利得値
をckとし、これにβなる係数のリークを付与する
ものとすると、リークの大きさはβckである。い
まデイジタル演算β×ckの結果の第（ｌ＋１）ビ
ツト目以下を切捨て、ｌビツトの語長に制限する
と ｜βck｜＜Δ＝2-l+1 ……(12) なる大きさのリークはすべて０として演算され
る。例えばｌ＝12，β＝2-9≒0.002とすると、｜
ck｜＜2-2＝0.25なるタツプ利得に対してはリー
クは０である。
をckとし、これにβなる係数のリークを付与する
ものとすると、リークの大きさはβckである。い
まデイジタル演算β×ckの結果の第（ｌ＋１）ビ
ツト目以下を切捨て、ｌビツトの語長に制限する
と ｜βck｜＜Δ＝2-l+1 ……(12) なる大きさのリークはすべて０として演算され
る。例えばｌ＝12，β＝2-9≒0.002とすると、｜
ck｜＜2-2＝0.25なるタツプ利得に対してはリー
クは０である。
このように｜ck｜が小さい間は、リークが０で
あるために｛ck｝は最適値に収束せず、ゴースト
消去には直接寄与しないタツプまでが一様に正負
正負パターンをとりながら｜ck｜0.25程度まで
成長する。この状態で系が平衡に達すれば発散と
は言えないまでも、次のような不都合が生じる。
あるために｛ck｝は最適値に収束せず、ゴースト
消去には直接寄与しないタツプまでが一様に正負
正負パターンをとりながら｜ck｜0.25程度まで
成長する。この状態で系が平衡に達すれば発散と
は言えないまでも、次のような不都合が生じる。
第１に、タツプ付遅延線フイルタの出力での信
号対雑音比が著しく低下する。その理由はタツプ
付遅延線フイルタ出力段での雑音電力は、ほぼタ
ツプ利得の絶対値和に比例して増大するからであ
る。
号対雑音比が著しく低下する。その理由はタツプ
付遅延線フイルタ出力段での雑音電力は、ほぼタ
ツプ利得の絶対値和に比例して増大するからであ
る。
第２に、自動等化器内におけるタツプ付遅延線
フイルタの接続法が第１図のものとは異つて、第
３図に示すようにタツプ付遅延線フイルタの後方
タツプ（c1〜cN）が巡回形接続になつている場合
である。このような巡回形タツプ付遅延線フイル
タはタツプ利得の絶対値和が１未満であれば安定
であるが、これが１をこえるとフイルタ自体が不
安定になりうる。従つて上記の例のような全タツ
プが大きい値を持ち、かつタツプ数が数十以上と
いうような場合には、容易に不安定になる。
フイルタの接続法が第１図のものとは異つて、第
３図に示すようにタツプ付遅延線フイルタの後方
タツプ（c1〜cN）が巡回形接続になつている場合
である。このような巡回形タツプ付遅延線フイル
タはタツプ利得の絶対値和が１未満であれば安定
であるが、これが１をこえるとフイルタ自体が不
安定になりうる。従つて上記の例のような全タツ
プが大きい値を持ち、かつタツプ数が数十以上と
いうような場合には、容易に不安定になる。
次に、上記の場合と異つて、デイジタル演算β
×ckの結果のうち、第（ｌ＋１）ビツト目以下は
すべて切上げて第ｌビツト目に１を加算する方法
がとられた場合を考える。このときには、｜βck｜
がいかに小さくても、リークの大きさは必ずΔに
等しいかΔをこえる値になる。いま式(3)における
タツプ利得修正の比例定数αをα＝0.1とし、デ
イジタル演算α×ekについても第（ｌ＋１）ビツ
ト目以下を切上げるとすると、｜ek｜が10Δより
小さい場合のタツプ利得修正量はΔである。これ
は先に述べたリークの最小値に等しい。すなわ
ち、タツプ利得のリーク量と修正量はちようど釣
り合うことになり、10Δより小さい誤差（ゴース
ト）に対しては、タツプ利得は永久に成長しな
い。この場合、系の動作は極めて安定であるが、
自動等化（ゴースト消去）という本来の目的に対
しては、不十分な効果しか得られないことにな
る。
×ckの結果のうち、第（ｌ＋１）ビツト目以下は
すべて切上げて第ｌビツト目に１を加算する方法
がとられた場合を考える。このときには、｜βck｜
がいかに小さくても、リークの大きさは必ずΔに
等しいかΔをこえる値になる。いま式(3)における
タツプ利得修正の比例定数αをα＝0.1とし、デ
イジタル演算α×ekについても第（ｌ＋１）ビツ
ト目以下を切上げるとすると、｜ek｜が10Δより
小さい場合のタツプ利得修正量はΔである。これ
は先に述べたリークの最小値に等しい。すなわ
ち、タツプ利得のリーク量と修正量はちようど釣
り合うことになり、10Δより小さい誤差（ゴース
ト）に対しては、タツプ利得は永久に成長しな
い。この場合、系の動作は極めて安定であるが、
自動等化（ゴースト消去）という本来の目的に対
しては、不十分な効果しか得られないことにな
る。
このように、デイジタル・タツプ利得メモリを
有する自動等化器にリーク積分制御を適用するこ
とは、従来困難と考えられていた。
有する自動等化器にリーク積分制御を適用するこ
とは、従来困難と考えられていた。
本発明は、上記の点に鑑みてなされたもので、
デイジタル・タツプ利得メモリを用いながらリー
ク積分制御の適用を可能にした安定な自動等化器
を提供するものである。
デイジタル・タツプ利得メモリを用いながらリー
ク積分制御の適用を可能にした安定な自動等化器
を提供するものである。
以下、この発明を図面を参照して詳細に説明す
る。
る。
第４図は、本発明の一実施例の全体的な構成を
示したもので、そのほとんどの部分は第１図と共
通である。従つて第４図において第１図との共通
部分については同一番号を付して示し、その詳細
な説明は省略する。第４図において新たに付加さ
れた部分は、係数回路１２、加算回路１３、加算
回路１４、定リーク発生回路１５、スイツチ１
６、および制御回路１７である。
示したもので、そのほとんどの部分は第１図と共
通である。従つて第４図において第１図との共通
部分については同一番号を付して示し、その詳細
な説明は省略する。第４図において新たに付加さ
れた部分は、係数回路１２、加算回路１３、加算
回路１４、定リーク発生回路１５、スイツチ１
６、および制御回路１７である。
１フイールドに１回タツプ利得メモリ８からタ
ツプ利得修正のために読み出されたタツプ利得値
ck（ｌビツト）には、係数回路１２で−β（０β
＜１）なる係数がデイジタル的に掛算される。こ
こでの掛算結果で、第（ｌ＋１）ビツト目以下の
端数は絶対値が小さくなる方向に切捨てられる。
加算回路１３ではck−βckなる演算が行なわれ、
ckに対してckの値に比例したリークが与えられ
る。しかし、前述のように｜βck｜の値がΔ未満
の場合にはリークは０である。（１−β）ckなる
大きさにされたタツプ利得値は次の加算回路１４
で定リーク発生回路１５からの―Δsgn ckが加算
される。sgn ckは、ckの符号を表わす。ただしこ
の―Δsgn ckの加算は、毎フイールドに行なわれ
るわけではなく、制御回路１７によつて開閉され
る選択手段としてのスイツチ１６を介して、スイ
ツチ１６が閉じているときだけ行なわれ、それ以
外のときは―Δsgn ckは加算されず、０が加算さ
れる。すなわち、加算回路１４で与えられる実効
的なリークの量は、スイツチ１６が閉じている時
間長に比例する。従つて、制御回路１７の出力波
形を適切な形に選べば、任意の大きさのリークを
与えることができる。
ツプ利得修正のために読み出されたタツプ利得値
ck（ｌビツト）には、係数回路１２で−β（０β
＜１）なる係数がデイジタル的に掛算される。こ
こでの掛算結果で、第（ｌ＋１）ビツト目以下の
端数は絶対値が小さくなる方向に切捨てられる。
加算回路１３ではck−βckなる演算が行なわれ、
ckに対してckの値に比例したリークが与えられ
る。しかし、前述のように｜βck｜の値がΔ未満
の場合にはリークは０である。（１−β）ckなる
大きさにされたタツプ利得値は次の加算回路１４
で定リーク発生回路１５からの―Δsgn ckが加算
される。sgn ckは、ckの符号を表わす。ただしこ
の―Δsgn ckの加算は、毎フイールドに行なわれ
るわけではなく、制御回路１７によつて開閉され
る選択手段としてのスイツチ１６を介して、スイ
ツチ１６が閉じているときだけ行なわれ、それ以
外のときは―Δsgn ckは加算されず、０が加算さ
れる。すなわち、加算回路１４で与えられる実効
的なリークの量は、スイツチ１６が閉じている時
間長に比例する。従つて、制御回路１７の出力波
形を適切な形に選べば、任意の大きさのリークを
与えることができる。
制御回路１７の動作をどう設定するかについて
はいくつかの方法がある。まず第一の最も単純な
方法は、スイツチ１６を間欠的に閉じるように、
例えば制御回路１７の出力波形が複数フイールド
のうち１フイールドの間だけは“１”で、他のフ
イールドの間は“０”であるように設定すること
である。その具体的な構成例を示したのが第５図
である。
はいくつかの方法がある。まず第一の最も単純な
方法は、スイツチ１６を間欠的に閉じるように、
例えば制御回路１７の出力波形が複数フイールド
のうち１フイールドの間だけは“１”で、他のフ
イールドの間は“０”であるように設定すること
である。その具体的な構成例を示したのが第５図
である。
第５図において、２進カウンタ２１には第４図
におけるタイミング回路１１からフイールドの始
まりを示すフイールドスタート信号が送られ、カ
ウンタ２１はこのフイールドスタート信号を計数
する。カウンタ２１の各桁出力はデコーダ２２に
入力される。デコーダ２２はカウンタ２１がフイ
ールドスタート信号をある個数、例えば８個計数
する毎に“１”を出力するように設定しておく。
このようにすれば加算回路１４で与えられるリー
クの実効的な値は、ほぼΔ／８とみなせるから、
比較的値の小さい領域のタツプ利得値に対しても
発散を抑圧するには十分で、かつ等化性能（ゴー
スト消去性能）を損うことのほとんどない適切な
量のリークを付与することができる。
におけるタイミング回路１１からフイールドの始
まりを示すフイールドスタート信号が送られ、カ
ウンタ２１はこのフイールドスタート信号を計数
する。カウンタ２１の各桁出力はデコーダ２２に
入力される。デコーダ２２はカウンタ２１がフイ
ールドスタート信号をある個数、例えば８個計数
する毎に“１”を出力するように設定しておく。
このようにすれば加算回路１４で与えられるリー
クの実効的な値は、ほぼΔ／８とみなせるから、
比較的値の小さい領域のタツプ利得値に対しても
発散を抑圧するには十分で、かつ等化性能（ゴー
スト消去性能）を損うことのほとんどない適切な
量のリークを付与することができる。
制御回路１７の他の構成例として、特に図示し
ないが、第５図のカウンタ２１の入力として、タ
イミング回路１１からのフイールドスタート信号
を用いる代りに、単なる自走発振器の出力を用い
ることもできる。このときでも加算回路１４で付
与されるリークの量は、カウンタ２１およびデコ
ーダ２２できまる分周比Ｌによつて任意に設定す
ることができる。ただし、自走発振器の発振周波
数がフイールド周波数のちようど整数倍になつて
いると、あるタツプには常にリークが与えられ別
のタツプには常にリークが与えられないという事
態が生ずるおそれがあるから、周波数の選定には
注意が必要である。
ないが、第５図のカウンタ２１の入力として、タ
イミング回路１１からのフイールドスタート信号
を用いる代りに、単なる自走発振器の出力を用い
ることもできる。このときでも加算回路１４で付
与されるリークの量は、カウンタ２１およびデコ
ーダ２２できまる分周比Ｌによつて任意に設定す
ることができる。ただし、自走発振器の発振周波
数がフイールド周波数のちようど整数倍になつて
いると、あるタツプには常にリークが与えられ別
のタツプには常にリークが与えられないという事
態が生ずるおそれがあるから、周波数の選定には
注意が必要である。
制御回路１７のさらに別の構成法は、修正すべ
きタツプ利得ckを中心として連続する複数のタツ
プ利得パターンが所定のパターンのときのみスイ
ツチ１６を閉じるようにする方法であり、この方
法に基づく制御回路１７の構成例を第６図に示
す。この例では制御回路１７はバツフア・メモリ
２３、EXOR回路２４，２５およびAND回路２
６より成る。バツフア・メモリ２３にはタツプ利
得メモリ８から読み出されたタツプ利得値のう
ち、その符号だけが一時的に記憶されている。い
ま第ｋタツプのタツプ利得cn kが修正を受けるべき
タイミングであるとすると、バツフア・メモリ２
３へはタツプ利得メモリ８の左端より一つ右手前
のメモリ・セルから読み出されたsgn cn k+1が送り
込まれる。バツフア・メモリ２３の段数は２段と
する。このときバツフア・メモリ２３の内容は右
がsgn cn k-1、左がsgn cn kで入力がsgn cn k+1であ
る。EXOR回路２４ではこのうちsgn cn k-1とsgn
cn kのEXORをとり、両者が同符号のときは“０”
を、異符号のときは“１”を出力する。EXOR
回路２５では同様にしてsgn cn kとsgn cn k+1が異符
号のときのみ“１”を出力する。AND回路２６
は２個のEXOR回路２４および２５の出力が共
に“１”のときのみ、“１”を出力する。これが
制御回路１７の最終出力である。すなわち、制御
回路１７の出力が“１”になる（すなわちcn kに―
Δsgn cn kなるリークが与えられる）のは、｛cn k-1，
cn k，cn k+1｝なるタツプ利得の系列が｛正、負、
正｝、または｛負、正、負｝のパターンになつて
いるときのみである。
きタツプ利得ckを中心として連続する複数のタツ
プ利得パターンが所定のパターンのときのみスイ
ツチ１６を閉じるようにする方法であり、この方
法に基づく制御回路１７の構成例を第６図に示
す。この例では制御回路１７はバツフア・メモリ
２３、EXOR回路２４，２５およびAND回路２
６より成る。バツフア・メモリ２３にはタツプ利
得メモリ８から読み出されたタツプ利得値のう
ち、その符号だけが一時的に記憶されている。い
ま第ｋタツプのタツプ利得cn kが修正を受けるべき
タイミングであるとすると、バツフア・メモリ２
３へはタツプ利得メモリ８の左端より一つ右手前
のメモリ・セルから読み出されたsgn cn k+1が送り
込まれる。バツフア・メモリ２３の段数は２段と
する。このときバツフア・メモリ２３の内容は右
がsgn cn k-1、左がsgn cn kで入力がsgn cn k+1であ
る。EXOR回路２４ではこのうちsgn cn k-1とsgn
cn kのEXORをとり、両者が同符号のときは“０”
を、異符号のときは“１”を出力する。EXOR
回路２５では同様にしてsgn cn kとsgn cn k+1が異符
号のときのみ“１”を出力する。AND回路２６
は２個のEXOR回路２４および２５の出力が共
に“１”のときのみ、“１”を出力する。これが
制御回路１７の最終出力である。すなわち、制御
回路１７の出力が“１”になる（すなわちcn kに―
Δsgn cn kなるリークが与えられる）のは、｛cn k-1，
cn k，cn k+1｝なるタツプ利得の系列が｛正、負、
正｝、または｛負、正、負｝のパターンになつて
いるときのみである。
第１図に示した従来の自動等化器においては、
周波数1/2Ｔ近傍を強調するようにタツプ利得が
成長すること、すなわち、正負正負…繰返しパタ
ーンが成長することを前に述べた。従つて第６図
に示したような構成の制御回路１７を用いて
｛正、負、正｝、または｛負、正、負｝のタツプ利
得パターンが出現したときのみckにリークを与え
るようにすれば、このようなパターンは非常に強
力に抑圧される。一方、このとき本来の等化性能
（ゴースト消去性能）はほとんど影響を受けるこ
とがない。その理由はゴースト消去自体に寄与す
るタツプ利得のパターンは通常第７図ａ（同相ゴ
ースト）あるいは同図ｂ（直交相ゴースト）のよ
うになつて、正、負がそれぞれ２個以上連続する
ことが多く、｛正、負、正｝、また｛負、正、負｝
のパターンをとる確率は小さいからである。ゴー
スト消去性能への影響をより小さくとどめるため
には、上記したような連続３タツプの符号に基づ
くのではなく、例えば連続５タツプないしそれ以
上の数のタツプにわたつて正負正負…パターンが
存在するときのみリークを与えるようにすればよ
い。
周波数1/2Ｔ近傍を強調するようにタツプ利得が
成長すること、すなわち、正負正負…繰返しパタ
ーンが成長することを前に述べた。従つて第６図
に示したような構成の制御回路１７を用いて
｛正、負、正｝、または｛負、正、負｝のタツプ利
得パターンが出現したときのみckにリークを与え
るようにすれば、このようなパターンは非常に強
力に抑圧される。一方、このとき本来の等化性能
（ゴースト消去性能）はほとんど影響を受けるこ
とがない。その理由はゴースト消去自体に寄与す
るタツプ利得のパターンは通常第７図ａ（同相ゴ
ースト）あるいは同図ｂ（直交相ゴースト）のよ
うになつて、正、負がそれぞれ２個以上連続する
ことが多く、｛正、負、正｝、また｛負、正、負｝
のパターンをとる確率は小さいからである。ゴー
スト消去性能への影響をより小さくとどめるため
には、上記したような連続３タツプの符号に基づ
くのではなく、例えば連続５タツプないしそれ以
上の数のタツプにわたつて正負正負…パターンが
存在するときのみリークを与えるようにすればよ
い。
第４図に示した実施例においては、タツプ利得
ckに比例したβckなるリークを与えるβリーク回
路（係数回路１２および加算回路１３）がタツプ
利得メモリ８と加算回路１４との間に挿入されて
いる構成を示したが、この部分は本発明の本質的
な構成要件ではない。なぜならばβリーク回路が
挿入されていなくても（言いかえればβ＝０であ
つても）、第４図では加算回路１４、制御回路１
７等からなる別のリーク付与回路が存在するか
ら、このリーク付与回路での実効的なリーク量を
適正に設定しさえすれば、それだけでタツプ利得
制御系を安定化することができる。
ckに比例したβckなるリークを与えるβリーク回
路（係数回路１２および加算回路１３）がタツプ
利得メモリ８と加算回路１４との間に挿入されて
いる構成を示したが、この部分は本発明の本質的
な構成要件ではない。なぜならばβリーク回路が
挿入されていなくても（言いかえればβ＝０であ
つても）、第４図では加算回路１４、制御回路１
７等からなる別のリーク付与回路が存在するか
ら、このリーク付与回路での実効的なリーク量を
適正に設定しさえすれば、それだけでタツプ利得
制御系を安定化することができる。
また、第４図の実施例においてはタツプ利得修
正量が式(3)のように、誤差ekに比例するような制
御を用いたが、これは一例であつて、これ以外に
も例えばタツプ利得修正量が一定値αΔであり、
その極性だけがekの符号で左右される方式があつ
ても構わない。これを式で表わすと cn+1 k＝cn k−γΔsgn ck−αΔsgn ek……(13) γ＝１または０（制御回路１７の出力による）
となる。このときにはタツプ利得修正量が一定値
なのでβリーク回路はつけることができない。β
リーク回路をつけると、ckはαΔ／βより大きく
なることはできないからである。
正量が式(3)のように、誤差ekに比例するような制
御を用いたが、これは一例であつて、これ以外に
も例えばタツプ利得修正量が一定値αΔであり、
その極性だけがekの符号で左右される方式があつ
ても構わない。これを式で表わすと cn+1 k＝cn k−γΔsgn ck−αΔsgn ek……(13) γ＝１または０（制御回路１７の出力による）
となる。このときにはタツプ利得修正量が一定値
なのでβリーク回路はつけることができない。β
リーク回路をつけると、ckはαΔ／βより大きく
なることはできないからである。
更にまた、第４図の実施例においては、タツプ
利得修正量が誤差ekに比例するような制御、すな
わち、ゼロ・フオーシング・アルゴリズムを用い
たが、本発明はこれ以外の制御方式を採用した自
動等化器に適用しても同様の作用効果を得ること
ができる。例えば cn+1 k＝cn k−α∞ 〓i=-∞ xiei+k ……(14) で表わされる制御はLMSE（Least Mean Square
Error）アルゴリズムと呼ばれる。LMSE制御に
おいては式(7)に対応する式は Cn+1（jω）＝｛１−α｜Ｘ（jω）｜2｝Cn（jω）−
αX（−jω）｛Ｘ（jω）−Ｒ（jω）｝……(15) となるので｛ ｝内が１をこえることはなく、制
御は常に安定である。しかしこの場合でも｜Ｘ
（jω）｜は周波数1/2Ｔの近傍ではほとんど０であ
ることに変りはないから、このままではやはり正
負正負…というタツプ利得パターンはある大きさ
まで成長する。このようなパターンの成長は前述
したように(1)出力雑音の増大、(2)巡回形構成にし
たときの安定性、の観点から望ましくないもので
ある。本発明をLMSEアルゴリズムに適用した場
合にも、この正負正負…パターンの抑圧には、ゼ
ロ・フオーシング・アルゴリズムの場合と同様の
効果が得られる。
利得修正量が誤差ekに比例するような制御、すな
わち、ゼロ・フオーシング・アルゴリズムを用い
たが、本発明はこれ以外の制御方式を採用した自
動等化器に適用しても同様の作用効果を得ること
ができる。例えば cn+1 k＝cn k−α∞ 〓i=-∞ xiei+k ……(14) で表わされる制御はLMSE（Least Mean Square
Error）アルゴリズムと呼ばれる。LMSE制御に
おいては式(7)に対応する式は Cn+1（jω）＝｛１−α｜Ｘ（jω）｜2｝Cn（jω）−
αX（−jω）｛Ｘ（jω）−Ｒ（jω）｝……(15) となるので｛ ｝内が１をこえることはなく、制
御は常に安定である。しかしこの場合でも｜Ｘ
（jω）｜は周波数1/2Ｔの近傍ではほとんど０であ
ることに変りはないから、このままではやはり正
負正負…というタツプ利得パターンはある大きさ
まで成長する。このようなパターンの成長は前述
したように(1)出力雑音の増大、(2)巡回形構成にし
たときの安定性、の観点から望ましくないもので
ある。本発明をLMSEアルゴリズムに適用した場
合にも、この正負正負…パターンの抑圧には、ゼ
ロ・フオーシング・アルゴリズムの場合と同様の
効果が得られる。
第４図の実施例は第１図に示した非巡回形構成
の自動等化器に本発明を適用した例であるが、第
３図に示した巡回形構成の自動等化器にも本発明
を適用することももちろん可能である。そしてこ
のときにこと本発明の主要な効果である正負正負
…タツプ利得の抑圧という効果が最大限に活かさ
れる。
の自動等化器に本発明を適用した例であるが、第
３図に示した巡回形構成の自動等化器にも本発明
を適用することももちろん可能である。そしてこ
のときにこと本発明の主要な効果である正負正負
…タツプ利得の抑圧という効果が最大限に活かさ
れる。
ここまでの説明では第４図の定リーク発生回路
１５で発生されるリーク絶対量は、タツプ利得メ
モリ８内のタツプ利得の量子化レベルΔであると
して説明したが、これは必ずしもΔである必要は
なく、Δの整数倍であつても構わないことは自明
である。すなわち、定リーク発生回路１５で発生
されるリークは、一般的には−KΔsgn ck（ただ
しＫは正の整数）と表わされる。
１５で発生されるリーク絶対量は、タツプ利得メ
モリ８内のタツプ利得の量子化レベルΔであると
して説明したが、これは必ずしもΔである必要は
なく、Δの整数倍であつても構わないことは自明
である。すなわち、定リーク発生回路１５で発生
されるリークは、一般的には−KΔsgn ck（ただ
しＫは正の整数）と表わされる。
以上詳細に説明したように、本発明によれば、
デイジタル・タツプ利得メモリを用いた自動等化
器において、タツプ利得に対し、タツプ利得値の
大きさに関係なく所望の一定量のリークを付与す
ることが可能となり、その結果ゼロ・フオーシン
グ・アルゴリズムにおけるタツプ利得修正制御系
の発散を防止することができ、またゼロ・フオー
シング・アルゴリズム、LMSEアリゴリズムのい
ずれにおいても、等化性能を損うことなく自動等
化に直接寄与しない有害な正負正負…タツプ利得
パターンの成長を効果的に抑圧することができ
る。
デイジタル・タツプ利得メモリを用いた自動等化
器において、タツプ利得に対し、タツプ利得値の
大きさに関係なく所望の一定量のリークを付与す
ることが可能となり、その結果ゼロ・フオーシン
グ・アルゴリズムにおけるタツプ利得修正制御系
の発散を防止することができ、またゼロ・フオー
シング・アルゴリズム、LMSEアリゴリズムのい
ずれにおいても、等化性能を損うことなく自動等
化に直接寄与しない有害な正負正負…タツプ利得
パターンの成長を効果的に抑圧することができ
る。
第１図は従来の自動等化器の構成を示す図、第
２図は自動等化器への入力信号の時間波形および
その周波数スペクトルを示す図、第３図は従来の
自動等化器の別の構成を示す図、第４図は本発明
の一実施例の自動等化器の構成を示す図、第５図
は本発明における制御回路の一構成を示す図、第
６図は同じく制御回路の他の構成例を示す図、第
７図はゴースト消去に直接寄与するタツプ利得パ
ターンの典型的な例を示す図である。 １……タツプ付遅延線フイルタ、８……タツプ
利得メモリ、１４……加算回路、１５……定リー
ク発生回路、１６……スイツチ（選択手段）、１
７……制御回路。
２図は自動等化器への入力信号の時間波形および
その周波数スペクトルを示す図、第３図は従来の
自動等化器の別の構成を示す図、第４図は本発明
の一実施例の自動等化器の構成を示す図、第５図
は本発明における制御回路の一構成を示す図、第
６図は同じく制御回路の他の構成例を示す図、第
７図はゴースト消去に直接寄与するタツプ利得パ
ターンの典型的な例を示す図である。 １……タツプ付遅延線フイルタ、８……タツプ
利得メモリ、１４……加算回路、１５……定リー
ク発生回路、１６……スイツチ（選択手段）、１
７……制御回路。
Claims (1)
- 【特許請求の範囲】 １ 等化すべき信号が入力されるタツプ利得可変
のタツプ付遅延線フイルタと、 このタツプ付遅延線フイルタに与えるべきタツ
プ利得の値を記憶するデイジタル・タツプ利得メ
モリと、 このタツプ利得メモリから続み出されるタツプ
利得の値を、前記タツプ付遅延線フイルタの出力
信号の歪を最小化する方向に修正して前記タツプ
利得メモリに再入力するタツプ利得修正手段とを
備えた自動等化器において、 前記タツプ利得メモリから読み出されたタツプ
利得が前記タツプ利得修正手段を経て前記タツプ
利得メモリに再入力されるまでの経路内に加算手
段を設けると共に、この加算手段の一方の入力と
して−KΔsgn ck（sgn ckは修正すべきタツプ利得
ckの符号、Ｋは正の整数、Δはデイジタル・タツ
プ利得メモリ内のタツプ利得の量子化レベル）な
る値、または０を選択的に与える選択手段、およ
びこの選択手段を前記タツプ利得メモリ内のタツ
プ利得の過大な成長を阻止すべく、間欠的に−
KΔsgn ckを選択し、他の期間は０を選択するよ
うに制御する制御手段を設けたことを特徴とする
自動等化器。 ２ 制御手段は２進カウンタおよびデコーダより
なり、２進カウンタへの一定周波数の入力信号を
Ｌ分周（Ｌは整数）して、デユーテイ・フアクタ
１／Ｌの出力信号を得、この出力信号が“１”で
あるときのみ選択手段に−KΔsgn ckを選択せし
めるものであることを特徴とする特許請求の範囲
第１項記載の自動等化器。 ３ 等化すべき信号が入力されるタツプ利得可変
のタツプ付遅延線フイルタと、 このタツプ付遅延線フイルタに与えるべきタツ
プ利得の値を記憶するデイジタル・タツプ利得メ
モリと、 このタツプ利得メモリから続み出されるタツプ
利得の値を、前記タツプ付遅延線フイルタの出力
信号の歪を最小化する方向に修正して前記タツプ
利得メモリに再入力するタツプ利得修正手段とを
備えた自動等化器において、 前記タツプ利得メモリから読み出されたタツプ
利得が前記タツプ利得修正手段を経て前記タツプ
利得メモリに再入力されるまでの経路内に加算手
段を設けると共に、この加算手段の一方の入力と
して−KΔsgn ck（sgn ckは修正すべきタツプ利得
ckの符号、Ｋは正の整数、Δはデイジタル・タツ
プ利得メモリ内のタツプ利得の量子化レベル）な
る値、または０を選択的に与える選択手段、およ
びこの選択手段を前記タツプ利得メモリ内のタツ
プ利得の過大な成長を阻止すべく、修正すべきタ
ツプ利得ckを中心として連続する複数のタツプ利
得パターンが所定のパターンのときのみ−
KΔsgn ckを選択し、他の期間は０を選択するよ
うに制御する制御手段を設けたことを特徴とする
自動等化器。 ４ 制御手段は修正すべきタツプ利得ckを中心と
して連続する３個以上のタツプ利得の符号が、隣
接するものどうしすべて異符号の関係になつてい
るときのみ、選択手段に−KΔsgn ckを選択せし
めるものであることを特徴とする特許請求の範囲
第３項記載の自動等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56031607A JPS57145445A (en) | 1981-03-05 | 1981-03-05 | Automatic equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56031607A JPS57145445A (en) | 1981-03-05 | 1981-03-05 | Automatic equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57145445A JPS57145445A (en) | 1982-09-08 |
| JPS6367776B2 true JPS6367776B2 (ja) | 1988-12-27 |
Family
ID=12335880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56031607A Granted JPS57145445A (en) | 1981-03-05 | 1981-03-05 | Automatic equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57145445A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2546010B1 (fr) * | 1983-05-11 | 1985-07-12 | Trt Telecom Radio Electr | Dispositif d'egalisation en frequence porteuse commande a partir de la bande de base |
| JPS59228409A (ja) * | 1983-06-10 | 1984-12-21 | Nec Corp | 自動等化器 |
| JPH03121672A (ja) * | 1989-04-28 | 1991-05-23 | Nec Home Electron Ltd | ゴースト除去装置 |
| JPH0629788A (ja) * | 1992-04-15 | 1994-02-04 | Matsushita Electric Ind Co Ltd | 自動等化装置 |
-
1981
- 1981-03-05 JP JP56031607A patent/JPS57145445A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57145445A (en) | 1982-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168459A (en) | Adaptive filter using continuous cross-correlation | |
| US4313173A (en) | Linear interpolator | |
| EP0007729B1 (en) | Low pass digital averaging filter and method of recovering a low frequency component of a composite analog waveform | |
| JPH0697729B2 (ja) | 自己適応型イコライザ | |
| KR100404012B1 (ko) | 적응성 비선형 에코 보상기 | |
| JP2006109501A (ja) | 判定帰還型等化方法 | |
| KR100201776B1 (ko) | 고리 구조를 갖는 적응 등화기 | |
| Di Toro | Communication in time-frequency spread media using adaptive equalization | |
| US6313772B1 (en) | Complex carrier signal generator for determining cyclic wave shape | |
| JPH0879135A (ja) | デジタル信号誤り低減装置 | |
| JPS63174419A (ja) | デジタル信号補償装置 | |
| US5307375A (en) | Two stage accumulator for use in updating coefficients | |
| NL8400676A (nl) | Data transmissie systeem. | |
| JP2785858B2 (ja) | 高速制御適応フィルタを用いた受信方式 | |
| JPS6367776B2 (ja) | ||
| US5428834A (en) | Method and circuit for processing and filtering signals | |
| US6229464B1 (en) | Pulse code modulated to DC centered VSB converter | |
| US4403245A (en) | Method and circuit for time-correction of digital switching signals | |
| US5333149A (en) | Process and a circuit for adapting coefficients in a modem equalizer | |
| JPS641980B2 (ja) | ||
| JPS59218051A (ja) | 自動波形等化器 | |
| JPH0534851B2 (ja) | ||
| KR100326247B1 (ko) | 등화기 | |
| JPH0584708B2 (ja) | ||
| JP3244522B2 (ja) | 適応型フィルタリング方法及び適応型フィルタ |