JPS6369327A - 伝送路系の位相制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、直列−並列変換回路、データ処理系および並
列−直列変換回路から構成される伝送系に用いられる並
列−直列変換回路の位相制御手段に関する。

本発明は、光通信の補助信号伝送装置に利用するに適す
る。

〔概要〕

本発明は、直列−並列変換手段と並列−直列変換手段と
を備えた伝送路系の並列−直列変換手段側に設けられた
位相制御装置において、出力クロックで位相シフトした
分周クロックを並列−直列変換手段に与えることにより
、分周クロックと並列データが同期した正常な変換が行
えるようにしたものである。

〔従来の技術〕

従来の直並列回路では、第３図に示すように、０種の入
力並列データ、周波数ｆの入力クロックおよびｎ相の周
波数ｆ／ｎのクロックを含む種々の入力信号で並列−直
列変換を行い、出力データを送出する。この回路系を応
用して、第４図に示す補助データ信号伝送路系を構成し
た場合に、直列−並列回路１から送出されたｎ種の並列
データがデータ処理系３−１で第５図に示す１／ｆ秒周
期のフレームフォーマット内の補助データビット１５に
挿入され、さらに、データ処理系３−２からｎ種の補助
データ信号と周波数ｆ／ｎのクロック信号が送出され、
並列−直列変換回路２では、ｎ種の補助データ信号が周
波数ｎのクロックと分周回路８からの周波数ｆ／ｎの分
周クロックにより並列−直列変換され、補助出力データ
として送出される。

〔発明が解決しようとする問題点〕

ところが、このような回路系を使用した場合には、ｎ相
の分周クロックとｎ種の並列データとが同期していない
ので、正常な並列−直列変換が行われない欠点がある。

本発明はこのような欠点を除去するもので、正常な並列
−直列変換が行える伝送路系の位相制御装置を提供する
ことを目的とする。

（問題点を解決するための手段〕 本発明は、到来する分周クロックを逓倍して出力クロッ
クを生成する逓倍手段と、到来する並列データを基準ク
ロックに基づいて直列データに変換する並列−直列変換
手段とを備えた伝送路系の位相制御装置において、上記
分周クロックを出力クロックにより位相シフトするシフ
トレジスタと、この位相シフトされた分周クロックを基
準クロックとし上記並列−直列変換手段に与える手段と
を備えたことを特徴とする。

〔作用〕

シフトレジスタで出力クロックにより位相シフトされた
分周クロックは並列データと出力クロックの両方の位相
に一致する。この分周クロックに基づいて正常な並列−
直列変換が実行される。

〔実施例〕

以下、本発明実施例方式を図面に基づいて説明する。

第１図は、この実施例方式の構成を示すブロック構成図
であり、第２図は、第１図に示すシフトレジスタの構成
を示す回路接続図である。この実施例方式は、ｎ個の直
列データである補助データを入力し、これをｎ個の並列
データに変換する直列−並列変換回路１と、この並列デ
ータを処理して伝送路５に送出するデータ処理系３−１
と、入力クロックを分周した分周クロックを人力クロッ
クと共に直列−並列変換回路１およびデータ処理系３−
１に与える分周回路４と、伝送路５と、この伝送路５に
接続されたデータ処理系３−２と、このデータ処理系３
−２から入力する並列データを直列データに変換する並
列−直列変換回路２と、データ処理系３−２から入力す
る分周クロックを逓倍して出力クロックを生成する逓倍
回路６と、分周クロックを出力クロックで位相シフトし
たクロックを並列−直列変換回路２に与えるシフトレジ
スタ７とを備える。

次に、この実施例の動作を説明する。データ処理系３−
１で直列−並列回路１から送出されたｎ個の並列データ
を第５図に示す１／ｆ秒周期のフレームフォーマット内
の補助データビット１５に挿入する。さらに、データ処
理系３−２にｎ個の並列データと周波数ｆ／ｎのクロッ
ク信号とを送出する。逓倍回路６で、周波数Ｅ／ｎのク
ロックはｎ逓倍され出力クロックになる。シフトレジス
タ８は周波数ｆ／ｎのクロックを周波数ｆのクロックで
位相シフトしてｎ相のクロックを生成し、並列−直列変
換回路２に入力する。このｎ相のクロックはｎ種の並列
データと出力クロックとの両方に位相が一致する。

〔発明の効果〕

本発明は、以上説明したように、並列−直列変換部がシ
フトレジスタおよび並列−直列変換回路で構成されてい
るので、伝送路系における補助データ信号などの直列−
並列変換および並列−直列変換を可能にする効果がある
。

【図面の簡単な説明】

第１図は本発明実施例方式の構成を示すブロック構成図
。 第２図は第１図に示すシフトレジスタの構成を示す回路
接続図。 第３図は従来の直並列回路の構成を示すブロック構成図
。 第４図は従来例方式の構成を示すブロック構成図。 第５図は伝送フレームのフォーマント図。 １・・・直列−並列変換回路、２・・・並列−直列変換
回路、３．３−１．３−２・・・データ処理系、４．８
・・・分周回路、５・・・伝送路、６・・・逓倍回路、
７・・・シフトレジスタ、９・・・Ｔ型フリップフロッ
プ、１０・・・フレームパターンビット、１５・・・補
助データビット。

Claims (1)

【特許請求の範囲】
1. （１）到来する分周クロックを逓倍して出力クロックを
   生成する逓倍手段（６）と、 到来する並列データを基準クロックに基づいて直列デー
   タに変換する並列−直列変換手段（２）と を備えた伝送路系の位相制御装置において、上記分周ク
   ロックを出力クロックにより位相シフトするシフトレジ
   スタ（７）と、 この位相シフトされた分周クロックを基準クロックとし
   上記並列−直列変換手段に与える手段とを備えたことを
   特徴とする伝送路系の位相制御装置。