JPS6371900A - アナログ信号比較回路 - Google Patents
アナログ信号比較回路Info
- Publication number
- JPS6371900A JPS6371900A JP61217516A JP21751686A JPS6371900A JP S6371900 A JPS6371900 A JP S6371900A JP 61217516 A JP61217516 A JP 61217516A JP 21751686 A JP21751686 A JP 21751686A JP S6371900 A JPS6371900 A JP S6371900A
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- converter
- output
- supplied
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
- H03M3/022—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、アナログ信号比較回路に関するもので、特
にＡ Ｄ Ｍ （Ａ ｄａｐｔｌｖｃ Ｄ ｅｌｔａＭ
ｏｄｕｌａｔｌｏｎ ）音声合成器における人力アナロ
グ信号と予、（１リアナログ信号との比較を行な・）た
めの比較回路として使用されるものである。
にＡ Ｄ Ｍ （Ａ ｄａｐｔｌｖｃ Ｄ ｅｌｔａＭ
ｏｄｕｌａｔｌｏｎ ）音声合成器における人力アナロ
グ信号と予、（１リアナログ信号との比較を行な・）た
めの比較回路として使用されるものである。
（従来の技術）
従来、この種の比較回路は、例えば第３図に示すような
構成で使用される。第３図において、１１はアナログ信
号源で、例えば音声信号が人力されるマイク等から成る
。上記アナログ信号源１１から入力されたアナログ信号
は、増幅器１２に供給されて増幅される。この増幅器１
２の出力端には、抵抗１３を介してＤ／Ａコンバータ１
４の出力端およびコンパレータ１５の非反転入力端（＋
）が接続される。上記抵抗１３の抵抗値は、上記Ｄ／Ａ
コンバータ１４の出力端側から内部を見た時のインピー
ダンスと等価に設定されており、Ｄ／Ａコンバータ１４
から出力される予測アナログ信号と増幅器１２から出力
される入力アナログ信号との引張り合で一意に決定され
るアナログ電圧値か上記コンパレータ１５の非反転入力
端（＋）に供給されるようになっている。上記コンパレ
ータ１５の反転入力端（−）には、予め定められた基僧
電圧Ｖ ｒｅｆ’が印加されており、その比較出力がＡ
ＤＭｌ６に供給される。
構成で使用される。第３図において、１１はアナログ信
号源で、例えば音声信号が人力されるマイク等から成る
。上記アナログ信号源１１から入力されたアナログ信号
は、増幅器１２に供給されて増幅される。この増幅器１
２の出力端には、抵抗１３を介してＤ／Ａコンバータ１
４の出力端およびコンパレータ１５の非反転入力端（＋
）が接続される。上記抵抗１３の抵抗値は、上記Ｄ／Ａ
コンバータ１４の出力端側から内部を見た時のインピー
ダンスと等価に設定されており、Ｄ／Ａコンバータ１４
から出力される予測アナログ信号と増幅器１２から出力
される入力アナログ信号との引張り合で一意に決定され
るアナログ電圧値か上記コンパレータ１５の非反転入力
端（＋）に供給されるようになっている。上記コンパレ
ータ１５の反転入力端（−）には、予め定められた基僧
電圧Ｖ ｒｅｆ’が印加されており、その比較出力がＡ
ＤＭｌ６に供給される。
このＡ Ｄ Ｍ １６には初期状態を設定するための初
期設定信号ＳＳが供給され、その出力は上記Ｄ ／ Ａ
コンバータ１４およびＤ／Ａコンバータ１７の各入力端
に選択的に供給される。そして、上記Ｄ／Ａコンバーク
１７の出力が増幅器１８を介してスピーカ１９に供給さ
れるようになっている。
期設定信号ＳＳが供給され、その出力は上記Ｄ ／ Ａ
コンバータ１４およびＤ／Ａコンバータ１７の各入力端
に選択的に供給される。そして、上記Ｄ／Ａコンバーク
１７の出力が増幅器１８を介してスピーカ１９に供給さ
れるようになっている。
上記のような構成において、初期設定信号ＳＳによりン
刀期電圧（例えばアナログ信号源１１の振幅がＯＶ〜５
ｖであれば２．５Ｖに設定される）が設定されると、こ
れに対応したディジクル信号力〜上記り／Ａコンバータ
１４に供給される。このＤ／Ａコンバータ１４でディジ
タル／アナログ変換されて得られたアナログ信号はノー
ドＮ１に出力される。このノードＮ１には、上記アナロ
グ信号源１１から出力されたアナログ信号か上記増幅器
１２および抵抗１３を介して供給されている。従って、
」二足Ｄ／Ａコンバータ１４の出力と上記増・幅ａ：２
！ ２の出力との引張り合で一意に決定されるアナロ
グ電圧値が、上記コンパレーク１５の非反転入力端（＋
）に供給される。これによって、コンパレータ１５で上
記アナログ電圧値と基準電圧Ｖ ｒｃ「との比較か行わ
れる。この比較結果がＡＤｈｌｌＢに供給さｎて所定の
演算が施され、このＡＤＭｌ８による演算結果（ディジ
タル信号）がＤ／Ａコンバータ１４ニ共給されてアナロ
グ信号に変換される。以下、上述した動作を順次繰り返
す。ここで、Ａｌ１１１Ｂで予測したアナログ信号（合
成出力）を得たい場合には、ＡＤ〜１１Ｂの出力をＤ／
Ａコンバータ１７に供給し、増幅器１８を介してスピー
カ１９に供給する。これによって、上記スピーカ１９か
ら音声信号（予測アナログ信号）が出力される。上記の
ように２つの Ｄ／Ａコンバーク１４．１．７を用いるのは、Ｄ／Ａコ
ンバータ１４の出力端（ノードＮＸ）にはアナログ入力
信号と予測したアナログ信号との誤差電圧Δ■しか得ら
れないためである。
刀期電圧（例えばアナログ信号源１１の振幅がＯＶ〜５
ｖであれば２．５Ｖに設定される）が設定されると、こ
れに対応したディジクル信号力〜上記り／Ａコンバータ
１４に供給される。このＤ／Ａコンバータ１４でディジ
タル／アナログ変換されて得られたアナログ信号はノー
ドＮ１に出力される。このノードＮ１には、上記アナロ
グ信号源１１から出力されたアナログ信号か上記増幅器
１２および抵抗１３を介して供給されている。従って、
」二足Ｄ／Ａコンバータ１４の出力と上記増・幅ａ：２
！ ２の出力との引張り合で一意に決定されるアナロ
グ電圧値が、上記コンパレーク１５の非反転入力端（＋
）に供給される。これによって、コンパレータ１５で上
記アナログ電圧値と基準電圧Ｖ ｒｃ「との比較か行わ
れる。この比較結果がＡＤｈｌｌＢに供給さｎて所定の
演算が施され、このＡＤＭｌ８による演算結果（ディジ
タル信号）がＤ／Ａコンバータ１４ニ共給されてアナロ
グ信号に変換される。以下、上述した動作を順次繰り返
す。ここで、Ａｌ１１１Ｂで予測したアナログ信号（合
成出力）を得たい場合には、ＡＤ〜１１Ｂの出力をＤ／
Ａコンバータ１７に供給し、増幅器１８を介してスピー
カ１９に供給する。これによって、上記スピーカ１９か
ら音声信号（予測アナログ信号）が出力される。上記の
ように２つの Ｄ／Ａコンバーク１４．１．７を用いるのは、Ｄ／Ａコ
ンバータ１４の出力端（ノードＮＸ）にはアナログ入力
信号と予測したアナログ信号との誤差電圧Δ■しか得ら
れないためである。
しかし、このような構成では、上述したように２つのＤ
／Ａコンバータが必要となるため、１． Ｃ化するとＤ
／Ａコンバータ１つ分の余計な面積が必要となり、パタ
ーン面積が大きくなる欠点かある。
／Ａコンバータが必要となるため、１． Ｃ化するとＤ
／Ａコンバータ１つ分の余計な面積が必要となり、パタ
ーン面積が大きくなる欠点かある。
そこでこのような欠点を除去するために、第４図に示す
ような回路か提案されている。第４図に゛おいて前記第
１図と同一部分には同じ符号を付しており、アナログ信
号源１１の出力は、増幅器１２を介してコンパレータ１
５の非反転入力端（＋）に供給される。このコンパレー
タ１５の反転入力端（−）には、Ｄ／Ａコンバータ１４
の出力が供給される。
ような回路か提案されている。第４図に゛おいて前記第
１図と同一部分には同じ符号を付しており、アナログ信
号源１１の出力は、増幅器１２を介してコンパレータ１
５の非反転入力端（＋）に供給される。このコンパレー
タ１５の反転入力端（−）には、Ｄ／Ａコンバータ１４
の出力が供給される。
上記コンパレータ１５の出力はＡＤＭｌＢに供給され、
このＡＤＭｌ、６から出力されるディジタル信号が上記
Ｄ／Ａコンバータ１４に供給される。このＤ／Ａコンバ
ータ１４の出力は、上記コンパレータ１５の非反転入力
端（＋）および増幅器１８０入力端に供給される。そし
て、上記増幅Ｓ１８の出力がスピーカ１９に供給される
ようになっている。
このＡＤＭｌ、６から出力されるディジタル信号が上記
Ｄ／Ａコンバータ１４に供給される。このＤ／Ａコンバ
ータ１４の出力は、上記コンパレータ１５の非反転入力
端（＋）および増幅器１８０入力端に供給される。そし
て、上記増幅Ｓ１８の出力がスピーカ１９に供給される
ようになっている。
このような構成によれは、Ｄ／Ａコンバータは１つで良
いのでパターン面積を低減できＩＣ化に適している。し
かし、予測回路（Ａ Ｄ ＰＡ Ｌｉ２）の特性がコン
パレータ１５のダイナミックレンジによって大きな制約
を受け、取扱うアナログ信号のレベルに注意が必要であ
り、Ｓ／Ｎ比や分解能等の面でも不１１＋となる。例え
ば、±２ Ｄ ／ Ａコンバータ１４１．１：Ｒ−２Ｒ
二豐のラダーｊ氏抗網力１ら成るＤ ／ Ａコンバータ
を用いた場合には、このＤ／Ａコンバータの出力は電源
電圧範囲でフルスイングするので、上記コンパレータ１
５にダイナミックレンジ」−の問題が生じたり、動作上
不利な領域での動作が強いられることがある。
いのでパターン面積を低減できＩＣ化に適している。し
かし、予測回路（Ａ Ｄ ＰＡ Ｌｉ２）の特性がコン
パレータ１５のダイナミックレンジによって大きな制約
を受け、取扱うアナログ信号のレベルに注意が必要であ
り、Ｓ／Ｎ比や分解能等の面でも不１１＋となる。例え
ば、±２ Ｄ ／ Ａコンバータ１４１．１：Ｒ−２Ｒ
二豐のラダーｊ氏抗網力１ら成るＤ ／ Ａコンバータ
を用いた場合には、このＤ／Ａコンバータの出力は電源
電圧範囲でフルスイングするので、上記コンパレータ１
５にダイナミックレンジ」−の問題が生じたり、動作上
不利な領域での動作が強いられることがある。
（発明が解決しようとする問題点）
上述したように、従来のアナログ信号比較回路では、予
測したアナログ信号が得たい場合には、２つのＤ／Ａコ
ンバータが必要となってパターン面積が大きくなり、１
つのＤ／Ａコンバータで予測したアナログ信号を得よう
とすると、コンパレータのダイナミックレンジの関係か
らアナログ入力信号のレベルが左右され、回路のＳ／Ｎ
比や分解能等の面で不利となる欠点かある。
測したアナログ信号が得たい場合には、２つのＤ／Ａコ
ンバータが必要となってパターン面積が大きくなり、１
つのＤ／Ａコンバータで予測したアナログ信号を得よう
とすると、コンパレータのダイナミックレンジの関係か
らアナログ入力信号のレベルが左右され、回路のＳ／Ｎ
比や分解能等の面で不利となる欠点かある。
この発明は、上記のような事情に鑑みてなされたもので
、その目的とするところは、パターン面積を増大させた
り、回路のＳ／Ｎ比や分解能等の特性劣化を招くことな
く予４ｐ１アナログ信号が得られるアナログ信号比較回
路を提供することである。
、その目的とするところは、パターン面積を増大させた
り、回路のＳ／Ｎ比や分解能等の特性劣化を招くことな
く予４ｐ１アナログ信号が得られるアナログ信号比較回
路を提供することである。
［発明の（な成コ
（問題点を解決するための手段）
この発明においては、上記の目的を達成するために、双
方向に選択的に出力が可能なＲ−２Ｒ型のＤ／Ａコンパ
〜り回路を用い、このＤ ／ Ａコンバータ回路の一方
の出力端からの予ΔＮ＋アナログ信号をコンパレータの
一方の入力端に供給するとともに、アナログ信号源から
の入力アナログ信号を抵抗を介して上記コンパレータの
一方の入力端に供給し、このコンパレータの他方の入力
端に基零電圧を印加して比較することにより、このコン
パレータの出力端から比較出力を得、上記Ｄ ／ Ａコ
ンバータの他方の出力端から予ｉ１１！Ｉしたアナログ
信号を得るようにしている。
方向に選択的に出力が可能なＲ−２Ｒ型のＤ／Ａコンパ
〜り回路を用い、このＤ ／ Ａコンバータ回路の一方
の出力端からの予ΔＮ＋アナログ信号をコンパレータの
一方の入力端に供給するとともに、アナログ信号源から
の入力アナログ信号を抵抗を介して上記コンパレータの
一方の入力端に供給し、このコンパレータの他方の入力
端に基零電圧を印加して比較することにより、このコン
パレータの出力端から比較出力を得、上記Ｄ ／ Ａコ
ンバータの他方の出力端から予ｉ１１！Ｉしたアナログ
信号を得るようにしている。
（作用）
上記のような構成において、双方向のＤ／Ａコンバータ
の出力方向をコンパレータ側に設定することにより、ア
ナログ信号源からの入力アナログ信号とＤ／Ａコンバー
タから出力される予測アナログ信号との誤差電圧を得、
上記Ｄ／Ａコンバータの出力方向を切換えて予：＋Ｉｌ
ｒ したアナログ信号を１りるようにしている。こうす
ることにより、１つのＤ／Ａコンバータで誤差電圧と予
測したアナログ信号とをｊ−Ｉることができ、しがちコ
ンパレータのダイナミックレンジに無関係なアナログ信
号比較回路を構成できる。
の出力方向をコンパレータ側に設定することにより、ア
ナログ信号源からの入力アナログ信号とＤ／Ａコンバー
タから出力される予測アナログ信号との誤差電圧を得、
上記Ｄ／Ａコンバータの出力方向を切換えて予：＋Ｉｌ
ｒ したアナログ信号を１りるようにしている。こうす
ることにより、１つのＤ／Ａコンバータで誤差電圧と予
測したアナログ信号とをｊ−Ｉることができ、しがちコ
ンパレータのダイナミックレンジに無関係なアナログ信
号比較回路を構成できる。
（実施例）
以下、この発明の一実施例について図面を参照して説明
する。第１図において、前記第３図および第４図と同一
構成部分には同じ符号を付している。１１は例えば音声
信号か入力されるマイク等から成るアナログ信号源で、
このアナログ信号源１１から出力されたアナログ信号は
増幅器１２に供給されて増幅される。この増幅器１２の
出力端には抵抗１３の一端か接続され、この抵抗１３の
他端にはＤ／Ａコンバータ２０の一方の出力端が接続さ
れるとともに、フンパレータ１５の反転入力端（−）が
接続される。上記抵抗１３の抵抗値は、上記Ｄ／Ａコン
バータ２０の一方の出力端側から内部を見た時のインピ
ーダンスと等価に設定されており、Ｄ／Ａコンバータ２
０から出力される予ＡＤＩアナログ信号と増幅器１２か
ら出力される入力アナログ信号との引張り合で一意に決
定されるアナログ電圧値が上記コンパレータ１５の反転
入力端（−）に供給される。また、上記Ｄ／Ａコンバー
タ２０はラダー抵抗網を用いたＲ−２Ｒ型で、制御信号
に基づいて出力方向が切換可能に構成されている。上記
コンパレータ１５の非反転入力端（＋）には、予め定め
られた其準電圧Ｖ ｒａｒか印加されており、その比較
出力がＡＤＭｌＢに供給される。このＡ Ｄ Ｍ １．
１３には初期状態を設定するための初期設定信号ＳＳが
供給されて初期設定される。このＡＤＭｌＢによる演算
出力（ディジタル信号）は、上記Ｄ／Ａコンバータ２０
の入力端に供給される。一方、」二足Ｄ／Ａコンバータ
２０の他方の出力端には増幅Ｓ１ｇの入力端が接続され
、この増幅器１８の出力ご−にはスピーカ】９が接続さ
れて成る。
する。第１図において、前記第３図および第４図と同一
構成部分には同じ符号を付している。１１は例えば音声
信号か入力されるマイク等から成るアナログ信号源で、
このアナログ信号源１１から出力されたアナログ信号は
増幅器１２に供給されて増幅される。この増幅器１２の
出力端には抵抗１３の一端か接続され、この抵抗１３の
他端にはＤ／Ａコンバータ２０の一方の出力端が接続さ
れるとともに、フンパレータ１５の反転入力端（−）が
接続される。上記抵抗１３の抵抗値は、上記Ｄ／Ａコン
バータ２０の一方の出力端側から内部を見た時のインピ
ーダンスと等価に設定されており、Ｄ／Ａコンバータ２
０から出力される予ＡＤＩアナログ信号と増幅器１２か
ら出力される入力アナログ信号との引張り合で一意に決
定されるアナログ電圧値が上記コンパレータ１５の反転
入力端（−）に供給される。また、上記Ｄ／Ａコンバー
タ２０はラダー抵抗網を用いたＲ−２Ｒ型で、制御信号
に基づいて出力方向が切換可能に構成されている。上記
コンパレータ１５の非反転入力端（＋）には、予め定め
られた其準電圧Ｖ ｒａｒか印加されており、その比較
出力がＡＤＭｌＢに供給される。このＡ Ｄ Ｍ １．
１３には初期状態を設定するための初期設定信号ＳＳが
供給されて初期設定される。このＡＤＭｌＢによる演算
出力（ディジタル信号）は、上記Ｄ／Ａコンバータ２０
の入力端に供給される。一方、」二足Ｄ／Ａコンバータ
２０の他方の出力端には増幅Ｓ１ｇの入力端が接続され
、この増幅器１８の出力ご−にはスピーカ】９が接続さ
れて成る。
次に、上記のような構成において動作を説明する。アナ
ログ信号源ＩＪから出力された入力アナログイを号は増
幅器１２によって増幅され、この増幅された入力アナロ
グ信号がＤ／Ａコンバータ２０のインピーダンスに相当
する抵抗値を有する抵抗１３を介してコンパレータ１５
の反転入力端（−）に供給される＠このコンパレータ１
５により上記Ｄ／Ａコンバータ２０から出力さ、れた予
４ｐｊアナログ信号と上記アナログ信号源１１からの入
力アナログ信号との比較が行われる。このコンパレータ
１５による比較出力は、ＡＤｈｌｌＢに供給されて所定
の演算が施され、この演算結果が上記Ｄ／Ａコンバータ
２０に供給される。上記増幅器１２．コンパレータ１５
およびＤ／Ａコンバータ２０の回路基準電圧は同一であ
り、入力アナログ信号である増幅器１２の出力と予Ａ１
１ｊアナログ信号であるＤ／Ａコンバータ２０の出力は
、互いに基準電圧Ｖ ｒｅｆ’を中心に反対の電圧が発
生するように上記コンパレータ１５の出力に基づいてＡ
ＤＭＩＢで所定のに’ｆｌ−が行なわれ、上記Ｄ／Ａコ
ンバーク２０のディジタル入力を設定する。従って、完
壁に予ＪＰ＋が行われれば、ノードＮ、の電位は基り電
圧Ｖ ｒｅｄ’となり、直流成分のみとなる。しかし、
実際には、Ｄ／Ａコンバータ２０の分解能や演算粘度等
の原因でノードＮ１の電位はＶ ｒｅｆとはならず、予
ｉ！ＩＩＩ誤差電圧（Ｖ ｒｅｆ±Δ■）となる。
ログ信号源ＩＪから出力された入力アナログイを号は増
幅器１２によって増幅され、この増幅された入力アナロ
グ信号がＤ／Ａコンバータ２０のインピーダンスに相当
する抵抗値を有する抵抗１３を介してコンパレータ１５
の反転入力端（−）に供給される＠このコンパレータ１
５により上記Ｄ／Ａコンバータ２０から出力さ、れた予
４ｐｊアナログ信号と上記アナログ信号源１１からの入
力アナログ信号との比較が行われる。このコンパレータ
１５による比較出力は、ＡＤｈｌｌＢに供給されて所定
の演算が施され、この演算結果が上記Ｄ／Ａコンバータ
２０に供給される。上記増幅器１２．コンパレータ１５
およびＤ／Ａコンバータ２０の回路基準電圧は同一であ
り、入力アナログ信号である増幅器１２の出力と予Ａ１
１ｊアナログ信号であるＤ／Ａコンバータ２０の出力は
、互いに基準電圧Ｖ ｒｅｆ’を中心に反対の電圧が発
生するように上記コンパレータ１５の出力に基づいてＡ
ＤＭＩＢで所定のに’ｆｌ−が行なわれ、上記Ｄ／Ａコ
ンバーク２０のディジタル入力を設定する。従って、完
壁に予ＪＰ＋が行われれば、ノードＮ、の電位は基り電
圧Ｖ ｒｅｄ’となり、直流成分のみとなる。しかし、
実際には、Ｄ／Ａコンバータ２０の分解能や演算粘度等
の原因でノードＮ１の電位はＶ ｒｅｆとはならず、予
ｉ！ＩＩＩ誤差電圧（Ｖ ｒｅｆ±Δ■）となる。
このため、ノードＮ１からは予測アナログ信号は得られ
ない。そこで、予ｌｉＪ’ｌアナログ信号を得たい時に
は、上記Ｄ／Ａコンバータ２０の出力方向を増幅２ｚ１
８側に切換え、この増幅器１Ｂを介してスピーカ１９か
ら予測アナログ信号（例えば音声合成信号）を得る。
ない。そこで、予ｌｉＪ’ｌアナログ信号を得たい時に
は、上記Ｄ／Ａコンバータ２０の出力方向を増幅２ｚ１
８側に切換え、この増幅器１Ｂを介してスピーカ１９か
ら予測アナログ信号（例えば音声合成信号）を得る。
このような構成によれば、予測したアナログ信号が得た
い場合に、Ｄ／Ａコンバータを２つ用いることなく、コ
ンパレータのダイナミックレンジに無関係にアナログ信
号の比較を行なうことができる。従って、パターン面積
が大きくなったり、コンパレータのダイナミックレンジ
の関係から入力アナログ信号のレベルが左右され、回路
のＳ／Ｎ比や分解能等の面で不利となったりすることは
ない。
い場合に、Ｄ／Ａコンバータを２つ用いることなく、コ
ンパレータのダイナミックレンジに無関係にアナログ信
号の比較を行なうことができる。従って、パターン面積
が大きくなったり、コンパレータのダイナミックレンジ
の関係から入力アナログ信号のレベルが左右され、回路
のＳ／Ｎ比や分解能等の面で不利となったりすることは
ない。
第２図は、上記第１図の回路の具体的な（１４成例を示
すもので、前記第１図に対応する部分には同じ符号を付
している。アナログ信号源１１から供給されるアナログ
信号Ａｉｎは、抵抗２１を介してオペアンプ２２の反転
入力端（−）に供給される。このオペアンプ２２の反転
入力端（−）と接地点間には、抵抗２３とスイッチ２４
が直列接続される。上記オペアンプ２２の非反転入力端
（＋）には：２！準電圧Ｖ ｒｅｉ’が印加されており
、その出力端には抵抗１３の一端および帰還抵抗２５を
介して反転入力端（−）が接続される。上記抵抗１３の
他端には、コンパレータ１５の反転入力端（−）が接続
されるとともに、抵抗ＲＯ−Ｒｎ−２および２ Ｒｏ
〜２ ＲｒＬ−４から成るＲ−２Ｒ型のラダー抵抗網（
Ｄ／Ａコンバータ２０）の一端側出力端が接続される。
すもので、前記第１図に対応する部分には同じ符号を付
している。アナログ信号源１１から供給されるアナログ
信号Ａｉｎは、抵抗２１を介してオペアンプ２２の反転
入力端（−）に供給される。このオペアンプ２２の反転
入力端（−）と接地点間には、抵抗２３とスイッチ２４
が直列接続される。上記オペアンプ２２の非反転入力端
（＋）には：２！準電圧Ｖ ｒｅｉ’が印加されており
、その出力端には抵抗１３の一端および帰還抵抗２５を
介して反転入力端（−）が接続される。上記抵抗１３の
他端には、コンパレータ１５の反転入力端（−）が接続
されるとともに、抵抗ＲＯ−Ｒｎ−２および２ Ｒｏ
〜２ ＲｒＬ−４から成るＲ−２Ｒ型のラダー抵抗網（
Ｄ／Ａコンバータ２０）の一端側出力端が接続される。
上記コンパレータ１５の非反転入力端（＋）には基Ｑ電
圧Ｖ ｒｅｒが印加され、その比較出力がＡＤＭＩＣに
供給される。このＡＤＭｌＧによる演算結果は、ｎビッ
トのデータバス２７上に出力されるとともに、ＲＡＭ２
Ｇに供給されて記憶される。」１記抵抗２Ｒｏ〜２Ｒｎ
−１の一端には、スイッチ２８〜３２の可動接点２８ａ
〜３２ａがそれぞれ接続される。上記スイッチＨ〜３２
（７）固定接点２Ｒｂ 〜３２ｂには」−記ＡＤ〜１１
０ニ接続されたデータバス２７が接続され、固定接点２
８ｃ 〜３２ｃには上記ＲＡＭ２Ｂのｎビットのデータ
バス３３が接続される。そして、上記抵抗Ｒｎ−２と２
Ｒｎ−１との接続点と接地点間には、抵抗３４とスイッ
チ３５が直列接続されて成る。なお、上記抵抗１３、２
１．２３および２５は、Ｒ−２Ｒ型Ｄ／Ａコンバータ２
０の終端抵抗を構成するものであり、合成抵抗が２Ｒに
設定されている。
圧Ｖ ｒｅｒが印加され、その比較出力がＡＤＭＩＣに
供給される。このＡＤＭｌＧによる演算結果は、ｎビッ
トのデータバス２７上に出力されるとともに、ＲＡＭ２
Ｇに供給されて記憶される。」１記抵抗２Ｒｏ〜２Ｒｎ
−１の一端には、スイッチ２８〜３２の可動接点２８ａ
〜３２ａがそれぞれ接続される。上記スイッチＨ〜３２
（７）固定接点２Ｒｂ 〜３２ｂには」−記ＡＤ〜１１
０ニ接続されたデータバス２７が接続され、固定接点２
８ｃ 〜３２ｃには上記ＲＡＭ２Ｂのｎビットのデータ
バス３３が接続される。そして、上記抵抗Ｒｎ−２と２
Ｒｎ−１との接続点と接地点間には、抵抗３４とスイッ
チ３５が直列接続されて成る。なお、上記抵抗１３、２
１．２３および２５は、Ｒ−２Ｒ型Ｄ／Ａコンバータ２
０の終端抵抗を構成するものであり、合成抵抗が２Ｒに
設定されている。
上記のような構成において動作を説明する。上記スイッ
チ２４．３５は、交互にオン／オフ状態となるように制
御されることにより、Ｄ／Ａコンバータ２０の出力方向
を切換えるためのもので、今、スイッチ３５がオン状態
、スイッチ２４がオフ状態で、スイッチ２８〜３２の可
動接点２８ａ〜３２ａが固定接点２８ｂ〜３２ｂに接続
されているものとすると、ＡＤＭｌＧからデータバス２
７を介して供給されたディジタル信号はアナログ信号に
変換されてコンパレータ１５の反転入力端（−）に供給
される。そして、このコンパレータ１５によって、上記
入力アナログ信号Ａｌｎの増幅信号との比較が行われる
。この比較結果は、ＡＤＭ１６に供給されて所定の演算
が施され、この演算結果がデータバス２７を介してＤ／
Ａコンバーク２０に（ｊｌ−給されるとともに、ＲＡＭ
２［ｉに供給されて記憶される。
チ２４．３５は、交互にオン／オフ状態となるように制
御されることにより、Ｄ／Ａコンバータ２０の出力方向
を切換えるためのもので、今、スイッチ３５がオン状態
、スイッチ２４がオフ状態で、スイッチ２８〜３２の可
動接点２８ａ〜３２ａが固定接点２８ｂ〜３２ｂに接続
されているものとすると、ＡＤＭｌＧからデータバス２
７を介して供給されたディジタル信号はアナログ信号に
変換されてコンパレータ１５の反転入力端（−）に供給
される。そして、このコンパレータ１５によって、上記
入力アナログ信号Ａｌｎの増幅信号との比較が行われる
。この比較結果は、ＡＤＭ１６に供給されて所定の演算
が施され、この演算結果がデータバス２７を介してＤ／
Ａコンバーク２０に（ｊｌ−給されるとともに、ＲＡＭ
２［ｉに供給されて記憶される。
一方、予測したアナログ信号を出力（合成出力）する場
合には、スイッチ２４をオン状態、スイッチ３５をオフ
状態、且つスイッチ２８〜３２の可動接点２８ａ〜３２
ａを固定接点２８ｃ〜３２ｃ側に接続する。
合には、スイッチ２４をオン状態、スイッチ３５をオフ
状態、且つスイッチ２８〜３２の可動接点２８ａ〜３２
ａを固定接点２８ｃ〜３２ｃ側に接続する。
これによって、Ｄ／Ａコンバータ２０の出力方向が切換
えられ、増幅器１８側から予測アナログ信号が出力され
る。そして、この予測アナログ信号に基づいてスピーカ
１９が駆動されて合成出力が得られる。この際、オペア
ンプ２２の出力が影響を与えないように、パワーダウン
信号ＰＤによりオペアンプ２２の出力端をハイインピー
ダンス状態となるように設計するのが望ましい。
えられ、増幅器１８側から予測アナログ信号が出力され
る。そして、この予測アナログ信号に基づいてスピーカ
１９が駆動されて合成出力が得られる。この際、オペア
ンプ２２の出力が影響を与えないように、パワーダウン
信号ＰＤによりオペアンプ２２の出力端をハイインピー
ダンス状態となるように設計するのが望ましい。
［発明の効果］
以上説明したようにこの発明によれば、パターン面積を
増大させたり、回路のＳ／Ｎ比や分解能等の特性劣化を
招くことなく予ａｌ１１アナログ信号が（すられるアナ
ログ信号比較回路が１−）られる。
増大させたり、回路のＳ／Ｎ比や分解能等の特性劣化を
招くことなく予ａｌ１１アナログ信号が（すられるアナ
ログ信号比較回路が１−）られる。
第１図はこの発明の一実施例に係わるアナログ信号比較
回路を示すブロック図、第２図は上記第１図の回路の構
成例を示す回路図、第３図および第４図はそれぞれ従来
のアナログ信号比較回路を示すブロック図である。 １１・・・アナログ信号源、１２．１８・・・増幅器、
１３・・・抵抗、１５・・・コンパレータ、ＩＧ・・・
ＡＤＭ、１９・・・スピーカ、２０・・・Ｄ／Ａコンバ
ータ、Ｖ ｒｅｆ・・・基準電圧、ＳＳ・・・初期設定
信号。
回路を示すブロック図、第２図は上記第１図の回路の構
成例を示す回路図、第３図および第４図はそれぞれ従来
のアナログ信号比較回路を示すブロック図である。 １１・・・アナログ信号源、１２．１８・・・増幅器、
１３・・・抵抗、１５・・・コンパレータ、ＩＧ・・・
ＡＤＭ、１９・・・スピーカ、２０・・・Ｄ／Ａコンバ
ータ、Ｖ ｒｅｆ・・・基準電圧、ＳＳ・・・初期設定
信号。
Claims (2)
- （１）アナログ信号源と、このアナログ信号源から出力
されるアナログ信号が一端に供給される抵抗と、第１、
第２の出力端を有し、入力されたディジタル信号をアナ
ログ信号に変換して上記第１あるいは第２の出力端から
選択的に出力するようにして成り、第１の出力端が上記
抵抗の他端に接続されるＤ／Ａコンバータと、このＤ／
Ａコンバータの第１の出力端と上記抵抗との接続点の電
位と基準電圧とを比較するコンパレータとを具備し、上
記コンパレータの出力端から上記アナログ信号源からの
入力アナログ信号と上記Ｄ／Ａコンバータの第１の出力
端から出力されるアナログ信号との比較出力を得るとと
もに、上記Ｄ／Ａコンバータの第２の出力端からアナロ
グ信号を出力することを特徴とするアナログ信号比較回
路。 - （２）前記Ｄ／Ａコンバータは、ディジタル信号が供給
されるＲ−２Ｒ型のラダー抵抗網と、このラダー抵抗網
の一端と接地点間に設けられ直列接続された第１の抵抗
と第１のスイッチとを含む第１の直列回路と、このラダ
ー抵抗網の他端と接地点間に設けられ直列接続された第
２の抵抗と第２のスイッチとを含む第２の直列回路とか
ら成り、上記第１、第２のスイッチを選択的に交互にオ
ン／オフ制御することにより、上記ラダー抵抗網のオフ
状態にあるスイッチ側からアナログ信号出力を得ること
を特徴とする特許請求の範囲第１項記載のアナログ信号
比較回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217516A JPH0636160B2 (ja) | 1986-09-16 | 1986-09-16 | アナログ信号比較回路 |
| US07/097,106 US4864304A (en) | 1986-09-16 | 1987-09-16 | Analog voltage signal comparator circuit |
| KR1019870010247A KR910002341B1 (ko) | 1986-09-16 | 1987-09-16 | 아날로그신호 비교회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61217516A JPH0636160B2 (ja) | 1986-09-16 | 1986-09-16 | アナログ信号比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6371900A true JPS6371900A (ja) | 1988-04-01 |
| JPH0636160B2 JPH0636160B2 (ja) | 1994-05-11 |
Family
ID=16705457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61217516A Expired - Lifetime JPH0636160B2 (ja) | 1986-09-16 | 1986-09-16 | アナログ信号比較回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4864304A (ja) |
| JP (1) | JPH0636160B2 (ja) |
| KR (1) | KR910002341B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129959A (ja) * | 1990-07-03 | 1993-05-25 | Fujitsu Ltd | デジタル・アナログ変換器 |
| US5781140A (en) * | 1996-04-18 | 1998-07-14 | Industrial Technology Research Institute | Two-segment ladder circuit and digital-to-analog converter |
| US6573811B2 (en) | 2001-02-07 | 2003-06-03 | National Semiconductor Corporation | Resistor tuning network and method for microelectronic RC-based filters |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58104523A (ja) * | 1981-11-30 | 1983-06-22 | シ−メンス・アクチエンゲゼルシヤフト | Ａ−ｄ変換方法および装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532494A (en) * | 1981-01-09 | 1985-07-30 | Tokyo Shibaura Denki Kabushiki Kaisha | Adaptive delta codec which varies a delta signal in accordance with a characteristic of an input analog signal |
-
1986
- 1986-09-16 JP JP61217516A patent/JPH0636160B2/ja not_active Expired - Lifetime
-
1987
- 1987-09-16 KR KR1019870010247A patent/KR910002341B1/ko not_active Expired
- 1987-09-16 US US07/097,106 patent/US4864304A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58104523A (ja) * | 1981-11-30 | 1983-06-22 | シ−メンス・アクチエンゲゼルシヤフト | Ａ−ｄ変換方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR880004397A (ko) | 1988-06-03 |
| KR910002341B1 (ko) | 1991-04-20 |
| US4864304A (en) | 1989-09-05 |
| JPH0636160B2 (ja) | 1994-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6489906B2 (en) | ΔΣ type A/D converter | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| JPS6371900A (ja) | アナログ信号比較回路 | |
| JPH09167965A (ja) | 基準電圧発生回路 | |
| JP2001345700A (ja) | Ａ／ｄ変換回路 | |
| JPH0534855B2 (ja) | ||
| JPS6373718A (ja) | Ｒ−２ｒ型ｄ／ａコンバ−タ回路 | |
| KR0183767B1 (ko) | 디지탈 데이타 레벨 조정 회로 | |
| JPH06132828A (ja) | Ｄ／ａ変換装置 | |
| JPH1070424A (ja) | 利得制御増幅器及び該増幅器を用いるカメラ | |
| JPS61295722A (ja) | Ｄ／ａ変換器のゲイン調整方式 | |
| JPH0212416B2 (ja) | ||
| KR200171366Y1 (ko) | 샘플-홀드증폭기 | |
| JPH0547006B2 (ja) | ||
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JP4276745B2 (ja) | ２つのａ／ｄ変換器を有する信号合成回路 | |
| JP2580831B2 (ja) | クランプ回路 | |
| JPH0511445B2 (ja) | ||
| JPH0379128A (ja) | Ａ／ｄ変換器 | |
| JPH03169171A (ja) | 撮像信号処理装置 | |
| JPS63111727A (ja) | Ａ／ｄ変換器 | |
| JPH04167798A (ja) | ディジタルマイクロホン | |
| JP2728907B2 (ja) | セミフラッシュａｄコンバータ | |
| JPS61218229A (ja) | Ｄ／ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |