JPS6373406A - リップルフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、を源に含まれるリップルを除去する為のリッ
プルフィルタに関するもので、特にＩＣ（集積回路）化
に適し、低電源電圧で動作きせることの出来るリップル
フィルタに関する。

（ロ）従来の技術 電源ラインに重畳される電源リップルやモータの回転に
起因する電源ノイズを除去する為に、通常の音響機器に
おいてはリップルフィルタが用いられている。リップル
フィルタとしては、コンデンサと抵抗とから成るものが
多用されているが、例えば１．５ｖや３ｖの電池で動作
するノ」＼型ポータプル°機器においては大きな値のコ
ンデンサと抵抗を用いることができない為、特性的に使
用に耐えないという問題があった。

低電源電圧で動作し得るリップルフィルタとしては、第
６図に示す如く、トランジスタを用いた低飽和型のもの
が例えば特願昭６１−１１５０９８に記載されている。

第６図において、第１及び第２トランジスタ（１）及び
（２）は差動増幅回路（冬）を構成しており、前記第１
トランジスタ（１）のベースには第１及び第２分圧抵抗
（４〉及び（５）の接続中点に得られる基準電圧が印加
され、前記差動増幅回路（りの出力信号は第３乃至第５
トランジスタ（６）乃至（８）で電流増幅されて出力端
子（９）に導出きれる。その場合、出力端子（９）に得
られる出力信号は、第２トランジスタ（２）のベースに
帰還きれるので、前記出力端子（９）の電圧は前記基準
電圧と等しくなる。第６図のリップルフィルタのフィル
タ効果は、抵抗（１０）とコンデンサ（１１）とによっ
て得られ、前記抵抗（１０）に流れる電流は第１トラン
ジスタ（１）のベース電流のみで小である為、前記抵抗
（１０）の値を大にすることが出来る。

その為、コンデンサ（１１）の値を小にしても、十分な
フィルタ効果を上げることが出来る。また、第１トラン
ジスタ（１）のベースに印加される基準電圧を■。とす
れば、電源損失はＶｃｃ−Ｖｏ　（ただし、Ｖｅｃは電
源電圧）となるが、第２分圧抵抗（５）の値を第１分圧
抵抗（４）の値よりも十分大にすれば、前記電源損失を
少くすることができる。但しその場合、出力端子（９）
の出力電圧が基準電圧と等しくなるので、前記基準電圧
の値は、第５トランジスタ（８）が電源リップルにより
飽和しない範囲で設定しなければならない。

そして上述の如きリップルフィルタをＩＣ化する場合、
第５トランジスタ（８）には以下の構造のラテラルＰＮ
Ｐ　トランジスタを用いることが考えられる。

第７図Ａ及び第７図Ｂは一般的なラテラルＰＮＰトラン
ジスタを示し、Ｐ型半導体基板（２１）上に積層して形
成したＮ型エピタキシャル層（２２）と、基板（２１）
表面に埋込んで形成したＮ＋型の埋込層（２３）と、と
の埋込層（２３）を取囲むようにエピタキシャル！（２
２）を貫通したＰ“型の分離領域（２４）と、分離領域
（２４）によって島状に形成した島領域（２５〉と、島
領域（２５）表面に形成したＰ型のエミッタ領域（２６
）と、このエミッタ領域（２６）を囲むように離間して
形成したＰ型のコレクタ領域（２７）と、Ｎ３型のベー
スコンタクト領域（２８）とで構成されている。

（ハ）発明が解決しようとする問題点 しかしながら、従来のラテラルＰＮＰトランジスタは１
ｃの立上り特性が悪く、飽和電圧が大きいので、リップ
ル除去率を考慮すると出力電圧を十分に高く設定できな
い欠点があった。第５トランジスタ（８）が飽和せずに
正常動作している場合、第８図Ａに示す如く出力電圧を
比較的高く設定しても良好なリップル除去率を得ること
が出来る。

ところが、電源リップルが大となり、下側波形のピーク
で第５トランジスタ（８）が飽和すると、第８図Ｂに示
す如くリップル除去率が急激に悪化する。また、負荷抵
抗が小となり出力電流が増大した場合には、第５トラン
ジスタ（８）の飽和電圧が大になり、第８図Ｃに示す如
くリップル除去率が悪化する。

このリップル除去率の悪化を防ぐ為には、基準電圧を低
くし、出力電圧を低く押さえればよいが、低電源電圧を
使用する機器においては、出力端子に接読される回路の
減電圧特性の悪化を招くので好ましくない。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、第５トランジス
タ（８）に、１つの島領域（３５）をベースとしてこの
表面に形成したＰ型エミッタ領域（３６）と、このエミ
ッタ領域（３６）と相対向するように離間して形成した
Ｐ型のコレクタ領域（３７）とを備え、トランジスタと
して活性なベース・エミッタ接合とベース・コレクタ接
合とを略等しい長さとしたラテラルＰＮＰトランジスタ
を用いることにより出力電圧を十分高く設定でき、低電
源電圧を使用する機器に用いて好適なリップルフィルタ
を提供するものである。

（ホ）作用 ＰＮＰ　トランジスタが動作するに際し、トランジスタ
内ではエミッタからベースへのホールの注入及びコレク
タからベースへのホールの逆注入が同時に行なわれてお
り、双方のホールの注入量の差がコレクタ電流になる。

ここでコレクタ・エミッタ間に十分な電位差が与えられ
てベース・コレクタ接合が逆バイアスノ状態では、エミ
ッタからベースへのホールの注入量に対してコレクタか
らベースへのホールの逆注入量が極く僅かであるため、
大きなフレフ電流法工。ｆ！：流すことができる。また
、この状態ではベースからコレクタへの電子の逆注入量
も極く僅かでアリ、従ってベース電流も少く、トランジ
スタは高ｈ□の状態で動作できる。

ところが、コレクタ・エミッタ間の電位差が十分でなく
、相対的にコレクタの電位が上ってベース・コレクタ接
合が順バイアスになると、エミッタからベースへのホー
ルの注入量に対してコレクタからベースへのホールの逆
注入量が急増するため、フレフ電流法工。が激減してし
まう。

第７図の従来のラテラルＰＮＰ　トランジスタでは、エ
ミッタ領域（２６）の周囲をコレクタ領域（２７）で囲
んでいるので、エミッタ領域（２６）から注入された少
数キャリア（ホール）の捕獲効率に優れ、ベース・コレ
クタ接合が十分に逆バイアスであれば高ｈ□を示すが、
上述したようにベース・コレクタ接合が順バイアスにな
るような状況ではエミッタからベースへのホールの注入
効率よりコレクタからベースへのホールの逆注入効率の
方が勝ってしまうので、ＩＣの立上り特性が悪く、その
時のＶＣ，（ｓａｔ）が大になってしまうのである。

これに対して第１ｖｇＪの本発明に用いたラテラルＰＮ
Ｐ　トランジスタでは、ベース・エミック接合とベース
・コレクタ接合の接合長を略等しい長さとしたので、活
性領域においてはある程度の高り、□を保ちつつ、ベー
ス・コレクタ接合が順バイアスになるような領域ではエ
ミッタからベースへのホールの注入効率とコレクタから
ベースへのホールの注入効率が略等しく、そのために従
来よりＶ。ｔがかなり低下した領域においてもエミッタ
からコレクタへとコレクタ電流Ｉ。を流すことができる
ので、飽和電圧ＶＣ，（ｓａｔ）をかなり小さくできる
のである。

従って本発明によれば、上述したようなラテラルＰＮＰ
トランジスタを出力トランジスタに用いたのでリップル
除去率を改善でき出力電圧を十分に高く設定できる。

（へ）実施例 以下、本発明のリップルフィルタを図面を参照しながら
詳細に説明する。第２図において、第１及び第２トラン
ジスタ（１）及び（２）は差動増幅回路（塁）を構成し
ており、前記第１トランジスタ（１）のベースには第１
及び第２分圧抵抗（４）及び（５）の接続中点に得られ
る基準電圧が印加され、前記差動増幅回路（旦）の出力
信号は第３乃至第５トランジスタ（６）乃至（８）で電
流増幅されて出力端子（９）に導出される。その場合、
出力端子（９）に得られる出力信号は、第２トランジス
タ（２）のベースに、帰還きれるので、前記出力端子（
９）の電圧は前記基準電圧と等しくなる。第２図のリッ
プルフィルタのフィルタ効果は、抵抗（１０）とコンデ
ンサ（１１）とによって得られ、前記抵抗（１０）に流
れる電流は第１トランジスタ（１）のベース電流のみで
小である為、前記抵抗け０）の値を大にすることが出来
る。

その為、コンデンサ（１１）の値を小にしても、十分な
フィルタ効果を上げることが出来る。

今、を源軍圧ＶＣＣが十分高く第５トランジスタ（８）
が飽和しない通常状態においては、出力端子（９）に得
られる出力電圧が負帰還により、第１及び第２分圧抵抗
（４）及び（５）の接続中点に得られる基準電圧に等し
くなり、且つ前記基準電圧はコンデンサ（１１）によっ
て電源リップルが除去詐れた後の電圧であるため、出力
電圧を一定に保つことができる。この時、第５トランジ
スタ（８〉のエミッタに印加詐れる電源リップルは、第
５トランジスタ（８）のコレクタ・エミッタ間電圧が変
化して吸収することになる。

ところが、電源リップルが大になって電源電圧ＶＣＣが
瞬間的に低下すると、第５トランジスタ（８）のｖｃ！
が極度に低下してり。が激減し、差動増幅回路（多）の
出力信号であるベース電流に対応したコレクタ電流を引
込むことができなくなる。すると電源リップルの変化分
を第５トランジスタ（８）の■。４の変化によって吸収
しきれなくなり、出力電圧が電源リップルの分とその時
の飽和電圧の分だけ低下してしまうので、リップル除去
率が悪化してしまうのである。また、負荷の変動によっ
て出力電流が増すと第５トランジスタ（８）の飽和電圧
が大きくなるので、同様の結果を招き易くなる。

従って、第５トランジスタ（８）としては少しでも飽和
電圧の小さな、ｖｏ東が極く低下した領域でも十分なｈ
Ｆ！を保つトランジスタが望まれる。

本発明の特徴とする点は、上述の如き第５トランジスタ
（８〉に以下のラテラルＰＮＰ）ランジスタを用いた点
にある。

第１図Ａ及び第１図Ｂは斯るラテラルＰＮＰ）ランジス
タを示す断面図であり、Ｐ型半導体基板（３１）上に積
層して形成したＮ型エピタキシャル層（３２）と、基板
（３１）表面に埋込んだＮ＋型埋込層（３３）と、との
埋込層（３３）を取囲むようにエピタキシャル層（３２
）を貫通したＰ１型の分離領域（３４）と、分離領域（
３４）によって島状に分離された島領域（３５）と、島
領域（３５）の表面に形成したＰ型のエミッタ領域（３
６）と、エミッタ領域（３６）に相対向して離間して形
成したＰ型のコレクタ領域（３７）と、エミッタ領域（
３６）及びコレクタ領域（３７）を囲むようにして形成
したＮ“型のガードリング領域（３８）とで構成され、
トランジスタとして活性なベース・エミッタ接合とベー
ス・コレクタ接合の接合長を略等しい長許にしである。

ガードリング領域（３８）はベースとなる島領域（３５
〉のコンタクトとして共用され、エミッタ領域（３６）
及びコレクタ領域（３７）からの分離領域（３４）への
もれ電流を防ぐためにリング状に形成されている。この
時高濃度のガードリング領域（３８）が各領域と接触す
ることにより耐圧が劣化するものの、本発明の如く低電
源電圧で用いるならば問題ない。また、本実施例では分
離領域（３４）へのもれ電流を略完全に防止する為にガ
ードリング領域（３８）として島領域（３５）表面から
埋込層（３３）まで達する拡散領域で形成しているが、
これより浅く例えば第７図のコレクタコンタクト領域（
２８）と同様の拡散領域で形成してもかまわない。

このようにして形成したラテラルＰＮＰ　トランジスタ
は、ベース・エミッタ接合に対するベース・コレクタ接
合の接合長が従来のものより短く、そのためにベース・
コレクタ接合が順バイアスになった時のコレクタからベ
ースへのホールの逆注入効率が小きい。従って同じ順バ
イアスが印加されたとしても、本発明のものの方がエミ
ッタからベースへのホールの注入量に対するコレクタか
らベースへのホールの逆注入量が少い為、それらの差に
よって生ずるコレクタ電流Ｉ。をより多く流すことがで
き、相対的に飽和電圧Ｖａｔ（Ｓａｔ）を下げることが
できる。これを−歩進めてエミッタ・ベース接合に対し
てコレクタ・ベース接合の接合長を短くする手法も考え
られるが、活性領域でのり、。

がとれなくなってしまうので好ましくない。

第３図Ａ及び第３図Ｂは夫々第１図の本発明のものと第
７図の従来のものとのトランジスタ特性を示す。同図か
ら明らかな如く、本発明のものでは工。の立上り特性に
優れるため、従来のものが１ｂ＝１〔μＡ〕の時にＶｃ
ｅ＝５０　（ｍＶ　〕でようや＜ｈＦＩ！＝１０程度に
なるのに対し、本発明のものではＩｂ＝１　［μＡ〕の
時にＶｃｔ＝３５　ＣｍＶ　）ですでにｂｖｗ＝１０を
超える。モしてｖｃ！が極端に低下した飽和領域におい
ては、コレクタからベースへのホールの逆注入が勝り、
且つ基板（３１）との寄生ＰＮＰ　トランジスタによる
もれｔ流が無視できなくなるため、見かけ上エミッタか
らコレクタへと逆方向へ電流が流れてしまう。

今、第２図の回路図において、ｖｃｃ＝１．５Ｖで基準
電圧を十分に高＜　０．９０Ｖに設定し、且つＶＣＣが
１．０■まで低下した時に最大振幅−０，０４Ｖの電源
リップルが重畳されたと仮定すると、第５トランジスタ
（８）のｖ４にはこれらの残り電圧０．０６Ｖ　Ｌ、か
印加されないことになる。ＶＣ！＝０．０６Ｖで第３図
Ａと第３図Ｂを比較してみると、従来のものが完全に飽
和領域に入っているのに対して本発明のものでは今だあ
る程度のｈ□を保っているのが判る。第５トランジスタ
（８）がある程度のｈｔを保っているならば、このリッ
プルフィルタは電源リップルを除去する働きを保てる。

従って本発明によれば、飽和電圧が小さくなった分、リ
ップル除去率が優れ、それによって出力電圧を十分高く
設定できるリップルフィルタを提供できる。

第４図は、本発明の第２の実施例を示す回路図で、（４
１）はエミッタが共通接続された第１及び第２トランジ
スタ（４２）及び（４３）を有する差動増幅回路、（４
４）は第１及び第２分圧抵抗（４５）及び（４６）の接
続中点に得られる基準電圧を前記第１トランジスタ（４
２）のベースに印加するバイアス回路、（４７）は前記
第１トランジスタ（４２）のコレクタ電流を反転する第
１電流反転回路、（４８）は前記第２トランジスタ（４
３）のコレクタ電流を反転する第２電流反転回路、（４
９）は前記第１電流反転回路（灯）の出力電流を更に反
転する第３電流反転回路、（５０）乃至（５２）は前記
第２及び第３電流反転回路（並）及び（４勲の差電流を
増幅する第３乃至第５トランジスタ、（５３）はエミッ
タが前記第３トランジスタ（５０）のコレクタに、ベー
スが前記第４トランジスタ（５１）のコレクタに接続さ
れた飽和検出用の検出トランジスタ、及び（５４）は該
検出トランジスタ（５３）の出力信号により制御きれる
制御トランジスタである。尚、（５５）は出力端子、（
５６）はリップル除去用のコンデンサである。

本発明の第２の実施例は、出力トランジスタが飽和した
ことを検出する検出回路と、該検出回路の出力信号に応
じて基準ＷＥＥを低下させる手段とを設けた点を特徴と
する。

第５トランジスタ（５２）が飽和しない通常動作状態に
おいては、第５トランジスタ（５２）のｈｙｔ（電流増
幅率）が高い為、そのベース電流が小となり、検出トラ
ンジスタ（５３）のベース電圧が高く保たれる。また、
第３トランジスタ（５０）のコレクタ電圧が低い為、前
記検出トランジスタ（５１）のエミッタ電圧も低く保た
れる。従って、前記検出トランジスタ（５３）がオンす
ることは無く、制御トランジスタ（５４）もオンするこ
とは無い。

電源リップルが大となったり、出力電流が大となって第
５トランジスタ（５２）が飽和しｈ□が低下すると、前
記第５トランジスタ（５２）のベース電流が過大となり
、第３及び第４トランジスタ（５０）及び〈５１）も飽
和する。その為、検出トランジスタ（５３）ノベース電
圧がアース近くに低下し、前記検出トランジスタ（５３
）のエミッタ電圧が電源電圧近くまで上昇する。その結
果、前記検出トランジスタ（５３）がオンし、制御トラ
ンジスタ（５４）がオンして第１トランジスタ（５２）
のベース電圧、すなわち基準電圧を低下させる。前記基
準電圧が低下すると、出力端子（５５）に得られる出力
電圧も低下し、それによって第５トランジスタ（５２）
が飽和から解除されるので、リップル除去率の悪化を防
止出来る。

そして第５トランジスタ（５２）として、本発明の特徴
とする如く第１図Ａ及び第１図Ｂに示したラテラルＰＮ
Ｐトランジスタを用いである。本実施例によれば、第５
トランジスタ（５２）が飽和しても回路的にそれを解除
する如く構成しているので、通常時のリップル除去率が
優れ、過大リップル時や負荷電流の増大時にもリップル
除去率の悪化を防止できる為、通常動作時の出力電圧を
最大に設定でき、且つ第５トランジスタ（５２）の飽和
電圧が小さいので更に出力電圧を高く設定できる。しか
も本実施例によれば、リップル除去率が優れているので
、例えばＶ。ｃ＝ｔ、５Ｖで減電圧特性を１．０■まで
補償するようなＩＣにも非常に容易に組み込むことがで
きる。

第５図Ａ及び第５図Ｂは夫々本発明の第３の実施例を説
明するための断面図及び平面図で、−導電型半導体基板
（３１）表面に積層して形成した逆導電型のエピタキシ
ャル層（３２）と、基板（３１）表面に埋込んで形成し
たＮ′″型の埋込Ｍ＜３３＞と、この埋込層（３３）を
取囲むようにエピタキシャル層（３２）を貫通したＰ１
型の分離領域（３４〉と、分離領域（３４）によって島
状に形成した島領域（３５）と、島領域（３５）表面に
離間して交互に配設したＰ型のエミッタ領域（３６）及
びコレクタ領域（３７）と、これらのエミッタ領域（３
６）とコレクタ領域（３７）を一括して囲むように形成
したガードリング領域（３８）とで構成きれ、両端にエ
ミッタ領域（３６）を配設しである。エミッタ領域（３
６）とコレクタ領域（３７）とは同形状、同サイズで形
成してあり、それらの離間距離（ベース幅）も全く同一
にしである。このようにして形成したラテラルＰＮＰ　
！−ランジスタは、トランジスタとして活性なベース・
エミッタ接合とベース・コレクタ接合の接合長は略等し
いものの、エミッタ領域（３６）を両端に配置したため
、ガードリング領域（３８）で防止しきれないエミッタ
からベースへのホールの注入が作用し、結果的にベース
・エミッタ接合長を増したことに等しくなる。そのため
、第１図のラテラルＰＮＰ　トランジスタより更に低電
圧領域での飽和電圧が小さくなる。

そして出力トランジスタとして上述したトランジスタを
用いれば、前記第１、第２の実施例により更に特性改善
したリップルフィルタを構成できる。

（ト）発明の詳細 な説明した如く、本発明によれば、通常時のリップル除
去率に優れ、減電圧時においてもリップル除去率の悪化
が少く、且つ出力電圧を十分に高く設定できるリップル
フィルタを提供できる利点を有する。また、出力電圧を
十分高く設定できるので、減！圧特性に優れ、１．５■
や３．Ｏｖの低電源電圧を用いる機器に利用して好適な
リップルフィルタを提供できる利点を有する。きらに本
発明の第２の実施例によれば、過大リップル時や負荷電
流の増大時にもリップル除去率が悪化せず、より−ｉ出
力電圧を高く設定したリップルフィルタを提供できる利
点を有する。そして本発明によれば、第１図及び第５図
のラテラルＰＮＰトランジスタを構成するのに何ら付加
的工程を必要としないので、リップル除去用のコンデン
サ（１１）を除きＩＣ化に即応したリップルフィルタを
構成でき、特にＩｃ　ｍａｘの点で外部のトランジスタ
を第５トランジスタ（８）に並列接続した場合において
も、特性良好なリップルフィルタを構成できる利点を有
する。

【図面の簡単な説明】

第１図Ａ及び第１図Ｂは夫々本発明に用いるラテラルＰ
ＮＰトランジスタを示す平面図及び断面図、第２図は本
発明のリップルフィルタを示す回路図、第３図Ａ及び第
３図Ｂは夫々本発明に用いるラテラルＰＮＰ）ランジス
タと従来のラテラルＰＮＰ　トランジスタのトランジス
タ特性図、第４図は本発明の第２の実施例を示す回路図
、第５図Ａ及び第５図Ｂは夫々本発明の第３の実施例を
説明するための平面図及び断面図、第６図は従来のリッ
プルフィルタを説明するための回路図、第７図Ａ及び第
７図Ｂは従来のラテラルＰＮＰ　トランジスタを示す平
面図及び断面図、第８図Ａ乃至Ｃはリップル除去率を説
明するだめの特性図である。 （塁）は差動増幅回路、　（４）（５）は分圧抵抗、（
８）は第５（出力）トランジスタ、　（３１）はＰ型半
導体基板、　（３６）はエミッタ領域、　（３７）はコ
レクタ領域、　（３９）はガードリング領域である。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 第１図八 第２図 ”ＶＣＣ 第３図△ 第３図　Ｂ ５　　　　　Ｕ） 第５図へ 第５図Ｂ 第６図 ＋Ｖｃｃ 第７図△ 第７図Ｂ 第８図Ａ 時刻（１）

Claims (1)

【特許請求の範囲】
1. （１）エミッタが共通接続された第１及び第２トランジ
   スタを含む差動増幅回路と、前記第１トランジスタのベ
   ースに基準電圧を供給する手段と、前記差動増幅回路の
   出力信号を電流増幅する出力トランジスタと、前記第１
   トランジスタのベースに接続されたリップル除去用のコ
   ンデンサとを備え、前記出力トランジスタの出力信号を
   前記第２トランジスタのベースに帰還して成るリップル
   フィルタにおいて、前記出力トランジスタには、ベース
   となる島領域の表面に形成した一導電型のエミッタ領域
   と、該エミッタ領域と相対向するように離間して形成し
   た一導電型のコレクタ領域とを備え、トランジスタとし
   て活性なベース・エミッタ接合とベース・コレクタ接合
   とを略等しい長さとしたラテラルトランジスタを用いた
   ことを特徴とするリップルフィルタ。