JPH0249061B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は単一の半導体基板内に集積化される半
導体集積回路用ミユーテイング回路に関する。

信号出力端子にあらわれる信号の振幅を必要に
応じて減衰させる機能を有するミユーテイング回
路として、第１図で示すような回路構成のミユー
テイング回路が知られている。

第１図の回路において、信号増幅用トランジス
タ１のベースに付設された入力端子２に印加され
る入力信号S_Iはこの信号増幅用トランジスタ１で
増幅され、ミユーテイング回路部３が作動せず、
ミユーテイングトランジスタ４がしや断状態にあ
るときには、結合コンデンサ５を介し、抵抗６が
駆動され、出力端子７にはアース点Ｅの電位を中
心にした信号S_Aがあらわれる。一方、ミユーテ
イングをかける場合にはミユーテイング回路部３
の中のトランジスタ８をしや断させる。トランジ
スタ８がしや断すると、電源端子９からトランジ
スタ８のコレクタ抵抗１０ならびにダイオード１
１を介してPNPトランジスタ１２のエミツタに
電流が注入され、そのコレクタ電流がミユーテイ
ングトランジスタ４のベースに流れて、同ミユー
テイングトランジスタ４が導通する。この結果、
出力端子７に流れる信号の一部がミユーテイング
トランジスタ４に流れ、出力端子７に流れる信号
の振幅が減衰するものとなる。なお、図中、１３
および１４は信号増幅用トランジスタ１のコレク
タ抵抗およびエミツタ抵抗である。

ところで、図示するミユーテイング回路部３
を、よく知られたNPNプレーナプロセスで単一
の半導体基板内へ集積回路化した場合、第２図の
断面図で示すような構造になる。すなわち、第２
図は、第１図に示すミユーテイング回路部３の各
回路素子のうちの横形PNPトランジスタ１２と
縦形NPNトランジスタ４との部分を示し、これ
らはＰ型半導体基板１６上のＮ型エピタキシヤル
層１７内に、周知のNPNプレーナプロセスによ
り、分離領域１８、Ｐ型領域１９およびＮ型領域
２０を設けることで形成される。その結果、ミユ
ーテイングトランジスタ４には、良く知られてい
るように、Ｎ型コレクタ領域１７とＰ型半導体基
板１６との間に形成される分離用のPN接合によ
る寄生ダイオード１５が存在するところとなる。
このことによつて、信号振幅がクリツプされる問
題が生じる。すなわち、通常のバイポーラ形集積
回路ではその出発材料がシリコンであり、このた
め寄生ダイオード１５はシリコンダイオードとし
ての約0.7ボルトの順方向電圧降下を有している。
したがつて、この寄生ダイオード１５が順方向バ
イアスされる信号の負の半サイクル時にその電圧
0.7ボルトに達すると、この寄生ダイオード１５
が導通し、出力端子７にあらわれる信号の振幅
は、アース電位（０ボルト）よりも約0.7ボルト
負の電位レベルにクリツプされ、ミユーテイング
トランジスタ４がしや断状態であつても出力信号
に歪がもたらされてしまう。

本発明は、第１図で示す回路構成のミユーテイ
ング回路部、すなわち、破線で包囲して示した回
路部３のすべてを半導体集積回路化した場合の寄
生ダイオードの存在によつてもたらされる信号の
歪の問題を排除するべくなされたものであり、信
号出力回路の出力端子と接地点間に接続されるミ
ユーテイングトランジスタの接続関係を第１図で
示した回路とは逆に、すなわち、エミツタを信号
出力回路の出力端子に接続して、コレクタを接地
点に接続したものである。

以下に、第３図を参照して、本発明について詳
しく説明する。

第３図は、本発明の半導体集積回路用ミユーテ
イング回路を示す図であり、ミユーテイングトラ
ンジスタ４の回路への接続関係を除いては第１図
で示した回路と同一であり、この場合、ミユーテ
イングトランジスタ４の回路への接続関係はその
エミツタを出力端子７へ接続し、コレクタを接地
点に接続した回路構成となつている。このような
回路接続がなされるミユーテイング回路部３を半
導体集積回路化した場合、第４図の断面図に示す
ような構造になる。これからもわかるように、ミ
ユーテイングトランジスタ４はそのコレクタ１７
が半導体基板１６に配線２１で接続されており、
そのエミツタのＮ型領域２０がそのベースのＰ型
領域１９を介して半導体基板１６から独立してい
るため、そのエミツタ端子には寄生ダイオードが
存在しない。したがつて、第１図に示す回路のよ
うな寄生ダイオード１５による信号クリツプの問
題は生じない。この回路において信号の振幅をク
リツプする作用が奏されるのは、出力端子７の信
号の振幅がベース電位（０ボルト）よりもPNP
型トランジスタ１２のコレクタベース耐圧
BV_CB12とミユーテイングトランジスタ４のベー
スエミツタ間順方向電圧V_BE4との和の電圧分だけ
負である場合、およびアース電位よりもPNP型
トランジスタ１２のコレクタベース間順方向電圧
V_CB12とミユーテイングトランジスタ４のエミツ
タベース間耐圧BV_EB4との和の電圧分だけ正であ
る場合に限られる。すなわち、出力信号の負の半
サイクルでは、PNP型トランジスタ１２のコレ
クタベース接合は逆バイアスされる関係にあり、
出力端子７にあらわれる信号S_Aの振幅が｜V_BE4
＋BV_CB12｜に達したところでPNP型トランジス
タ１２がブレークダウンして信号振幅のクリツプ
作用が生じる。また、正の半サイクルではミユー
テイングトランジスタ４のエミツタベース接合が
逆バイアスされる関係にあり、信号S_Aの振幅が
｜BV_BE4＋V_CB12｜に達したところでミユーテイ
ングトランジスタ４がブレークダウンして同様に
信号振幅のクリツプ作用が生じる。

ところで、シリコン基板を出発材料とし、
NPNプレーナプロセスにより形成されたバイポ
ーラ形集積回路の縦形NPN型トランジスタのエ
ミツタベース間耐圧BV_EB（NPN）は通常５ボル
ト以上あり、また横型PNP型トランジスタのコ
レクタベース間耐圧BV_CB（PNP）は通常15ボル
ト以上である。したがつて、アース点の電位を中
心にした信号振幅が10ボルト（ｐ−ｐ）以上の大
きな振幅に達しない限りクリツプ作用は生じな
い。通常、ミユーテイング回路の出力信号の振幅
は、せいぜい、６ボルト（ｐ−ｐ）程度であるた
め、本発明のミユーテイング回路を使用するなら
ば、出力信号に歪のもたらされる不都合はもはや
生じない。

すなわち、横形PNPトランジスタ１２の使用
によつて負の半サイクル時でも出力信号に歪のも
たらされることのないミユーテイング動作が確実
に実行される。

ところで、本発明のミユーテイングトランジス
タが一般的な縦形構造のトランジスタであると、
コレクタ面積にくらべてエミツタ面積が著しく小
さいため、コレクタを接地し、エミツタを出力端
子に接続する使用状態の下での電流増幅率β_Rは、
エミツタを接地する通常の使用状態の下での電流
増幅率β_Fにくらべて小さくなる。たとえば、ミユ
ーテイングトランジスタとしてエミツタ接地の電
流増幅率β_Fが100程度のトランジスタを用いた場
合、本発明の使用状態の下での電流増幅率β_Rは２
〜３程度まで低下する。

かかるトランジスタの使用条件の下で確実なミ
ユーテイング動作を実行させるためには、抵抗１
０を通してトランジスタ１２のエミツタに注入す
る電流を大きく選定すればよいのであるが、この
抵抗１０はトランジスタ８のコレクタ抵抗でもあ
るため、単に注入電流を増加させる目的のみでそ
の値を変化させることはできない。このため、本
発明のミユーテイング回路を半導体集積回路化す
るにあたり、ミユーテイングトランジスタ４の構
造として、エミツタ面積をコレクタ面積にできう
る限り近づける構造とするならば、コレクタを接
地する使用条件の下でも、電流増幅率を大幅に向
上させることが可能となり、あえて抵抗１０の値
を変更する必要はない。

第５図は、第１図で示した構成のミユーテイン
グ回路において、ミユーテイングトランジスタ４
の飽和動作時におけるI_E−V_CB、ならびにI_E−V_EB
特性を示す特性図であり、同一エミツタ電流にお
けるエミツタベース電圧V_EBはコレクタベース電
圧V_CBよりも大きい。このため、残存するコレク
タエミツタ間電圧V_CEが出力端子７と接地点との
差となり、これがミユーテイングをかけた時とミ
ユーテイングをかけない時との電位差となつてス
ピーカにシヨツク音として生じる問題は排除しえ
ない。一方、本発明の半導体集積回路用ミユーテ
イング回路では、第３図で示したV_CBとV_EBの大
小関係が逆になるが、前記のようにミユーテイン
グトランジスタのエミツタ面積をコレクタ面積に
近づけた場合にはV_EBとV_CBとの差が著しく小さ
くなり、出力端子７と接地点との電位がほぼ同電
位に近づき、したがつて、ミユーテイングをかけ
た時とかけない時との電位差に基づくシヨツク音
の発生が抑圧される。

ところで、コレクタ面積にエミツタ面積が近く
なるトランジスタとして、ラテラル構造のトラン
ジスタが知られてはいるが、ラテラル構造のトラ
ンジスタのエミツタ接地の電流増幅率β_Fとコレク
タ接地の電流増幅率β_Rはともに極めて小さな値で
あり、電流増幅率β_Rの絶対値を大きくすることは
できない。また、逆トランジスタも知られるとこ
ろであるが、電流増幅率β_Fとβ_Rとの差が大きく電
流増幅率β_Rは小さい。しかし、この場合にも、エ
ミツタ面積を大きくすれば、コレクタ接地の電流
増幅率β_Rが改善できる。すなわち、縦形構造のト
ランジスタのエミツタ面積をできるだけ大きくし
て、このエミツタ面積をコレクタ面積に近づける
構造とすることが本発明では大切である。

以上説明したところから明らかなように、本発
明の半導体集積回路用ミユーテイング回路はこれ
を半導体集積回路化したとき、ミユーテイングト
ランジスタのコレクタを接地、すなわち、半導体
基板に接続する構成としたことで、コレクタには
寄生ダイオードが存在しなくなり、寄生ダイオー
ドによる影響をなくすことができる。さらにミユ
ーテイングトランジスタの作り込みに際してコレ
クタ面積に対してエミツタ面積を極力近づける配
慮を払うことによつて、ミユーテイングをかけた
時とかけない時の電位差が低減されシヨツク音が
効果的に抑圧される。

なお、以上の説明では接地電位が０ボルトであ
る場合を例示したが、これを特定の基準電位とし
てよいことは勿論である。

【図面の簡単な説明】

第１図は既に知られているミユーテイング回路
の構成とその動作について説明するための回路
図、第２図はそれを半導体集積回路化した場合の
要部断面図、第３図は本発明の半導体集積回路用
ミユーテイング回路の構成とその動作について説
明するための回路図、第４図はその半導体集積回
路の要部断面図、第５図は第１図で示す回路のミ
ユーテイングトランジスタの飽和動作時における
I_E−V_CBならびにI_E−V_EB特性を示す特性図であ
る。 １……信号増幅用トランジスタ、２……入力端
子、３……ミユーテイング回路部、４……ミユー
テイングトランジスタ、５……結合トランジス
タ、６……負荷、７……出力端子、８……スイツ
チングトランジスタ、９……電源端子、１０……
コレクタ抵抗、１１……ダイオード、１２……
PNP型トランジスタ、１４……エミツタ抵抗、
１５……寄生ダイオード。

Claims (1)

【特許請求の範囲】
1. １ 信号源に結合コンデンサを介して負荷の一端
   が接続され、同負荷と前記結合コンデンサとの接
   続点に出力端子が付設され、さらに、前記負荷の
   他端が所定の基準電位点に接続されてなる出力回
   路の前記出力端子にエミツタが接続され、前記基
   準電位点にコレクタが接続されるスイツチングト
   ランジスタがNPNプレーナプロセスにより形成
   されるバイポーラ形集積回路の縦形NPNトラン
   ジスタとして半導体基板内へ集積化されるととも
   に、同スイツチングトランジスタのベースに接続
   され、動作電流を供給する電流供給回路が前記半
   導体基板内へ一体的に集積化され、さらに前記ス
   イツチングトランジスタのエミツタベース間PN
   接合面積がコレクタベース間PN接合面積に近い
   大きさに選定されていることを特徴とする半導体
   集積回路用ミユーテイング回路。