JPS637459B2 - - Google Patents

Info

Publication number
JPS637459B2
JPS637459B2 JP55148599A JP14859980A JPS637459B2 JP S637459 B2 JPS637459 B2 JP S637459B2 JP 55148599 A JP55148599 A JP 55148599A JP 14859980 A JP14859980 A JP 14859980A JP S637459 B2 JPS637459 B2 JP S637459B2
Authority
JP
Japan
Prior art keywords
chip
package
semiconductor chip
resin
ceramic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55148599A
Other languages
English (en)
Other versions
JPS5772338A (en
Inventor
Teiichi Endo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55148599A priority Critical patent/JPS5772338A/ja
Publication of JPS5772338A publication Critical patent/JPS5772338A/ja
Publication of JPS637459B2 publication Critical patent/JPS637459B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体チツプをパツケージにマウント
する方法に関するもので、特に導電性異物の移動
による配線間の短絡を防ぐ方法に関するものであ
る。
セラミツクパツケージの所定の位置に半導体チ
ツプを貼付する場合、金−シリコン共晶合金によ
つて接着することが通常おこなわれる。この場
合、他のろう材による場合も同様であるが、チツ
プ背面の全域にわたつて充分に接着するように、
チツプとセラミツクパツケージとを褶合せること
が行なわれる。
この褶合せの過程で金−シリコン合金がチツプ
の横に押出されて微小な塊を形成したり、或はシ
リコンチツプのダイシング時の破片がチツプに付
着してパツケージに持込まれる等の原因で、パツ
ケージ内に、特にチツプを貼付する底面に、導電
性の小片が残留することが起る。この状態が第１
図に示されており、１はセラミツクパツケージ、
２は半導体チツプ、３は残留小片、４はパツケー
ジの蓋、５はシール材、６は外部接続用のピンで
ある。
かかる小片は底面に固着している限りは問題は
無いが、衝撃や振動によつて可動状態になると、
リード線やパツドの間を短絡することが生ずる。
本発明はこのような導電性小片による短絡現象
を回避する方法を提供するものでセラミツクパツ
ケージのチツプ貼付面の半導体チツプが搭載され
ない部分を半導体チツプ搭載後に耐熱性樹脂でコ
ーテイングすることを特徴としている。以下、図
面によつて本発明を説明する。
第２図は本発明を説明する図であり。図におい
てａは上面図を示し、ｂは線分Ｂ−B′における
断面図を示している。
本発明に於ては、第２図に示す如く、チツプ貼
付面７にチツプ２を接着したのち、その残余の面
を樹脂８でコーテイングしてしまうのである。こ
のようにしておけば、底面にはく離しやすい細片
が存在しても樹脂中に封じ込まれてしまうので後
に配線を短絡することがない。
樹脂をコーテイングする方法としては、溶剤に
とかして流動性としたものを所定量だけ滴下し、
底面に広がらせるのが最も簡便である。
この目的に使用する樹脂は、後にパツケージの
蓋をガラス或はろう材によつて封止する工程があ
るので、その時の処理温度（ガラスの場合450℃
〜500℃程度、ろう材の場合320℃程度）に耐える
程度の耐熱性を持つことが必要であり、そのよう
な樹脂の例としてポリイミド或は耐熱性シリコン
樹脂があげられる。
パツケージの蓋のシールの状態は第１図に示さ
れている。
【図面の簡単な説明】
第１図はパツケージ内に小片が残留した状態を
示す図、第２図は本発明を説明する図であつて、
１はセラミツクパツケージ、２は半導体チツプ、
３は残留小片、４はパツケージの蓋、５はシール
材、６は外部接続ピン、７はチツプ貼付面、８は
耐熱樹脂である。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体チツプを収容するパツケージのチツプ
    貼付面に半導体チツプを接着する工程、該半導体
    チツプによつて覆われた部分以外の前記パツケー
    ジのチツプ貼付面を、少くも該パツケージの蓋を
    シールする時の処理温度に耐える耐熱性樹脂で覆
    う工程を有することを特徴とする半導体装置の製
    造方法。
JP55148599A 1980-10-23 1980-10-23 Manufacture of semiconductor device Granted JPS5772338A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55148599A JPS5772338A (en) 1980-10-23 1980-10-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55148599A JPS5772338A (en) 1980-10-23 1980-10-23 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5772338A JPS5772338A (en) 1982-05-06
JPS637459B2 true JPS637459B2 (ja) 1988-02-17

Family

ID=15456357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55148599A Granted JPS5772338A (en) 1980-10-23 1980-10-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS5772338A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223876A (ja) * 1990-12-26 1992-08-13 Mitsubishi Materials Corp レンズ研削用砥石

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6150353A (ja) * 1984-08-20 1986-03-12 Oki Electric Ind Co Ltd Ｅｐｒｏｍ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223876A (ja) * 1990-12-26 1992-08-13 Mitsubishi Materials Corp レンズ研削用砥石

Also Published As

Publication number Publication date
JPS5772338A (en) 1982-05-06

Similar Documents

Publication Publication Date Title
US5888847A (en) Technique for mounting a semiconductor die
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
KR100222157B1 (ko) 반도체 패키지
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US20040150083A1 (en) Method for manufacturing digital micro-mirror device (DMD)
CN101043009B (zh) 封装半导体管芯的方法
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPS60167454A (ja) 半導体装置
JPS637459B2 (ja)
US4183135A (en) Hermetic glass encapsulation for semiconductor die and method
JPH06204352A (ja) 半導体セラミックパッケージ用基体及び蓋体
JP2845022B2 (ja) 半導体装置
US5706577A (en) No fixture method to cure die attach for bonding IC dies to substrates
JPH0228351A (ja) 半導体装置
JPH01225140A (ja) 半導体装置の製造方法
US4151638A (en) Hermetic glass encapsulation for semiconductor die and method
JPH06241889A (ja) 半導体装置
JPH03116838A (ja) 半導体集積回路装置およびその製造方法
JPH05267486A (ja) 半導体装置
KR100214857B1 (ko) 멀티 칩 패키지
JPH03108361A (ja) 半導体集積回路装置
JPS5994854A (ja) 半導体装置の蓋
JPS638129Y2 (ja)
JPS59188996A (ja) 電子部品の実装方法