JPH04109701A - マイクロ波半導体装置 - Google Patents
マイクロ波半導体装置Info
- Publication number
- JPH04109701A JPH04109701A JP2229213A JP22921390A JPH04109701A JP H04109701 A JPH04109701 A JP H04109701A JP 2229213 A JP2229213 A JP 2229213A JP 22921390 A JP22921390 A JP 22921390A JP H04109701 A JPH04109701 A JP H04109701A
- Authority
- JP
- Japan
- Prior art keywords
- impedance matching
- input
- microwave semiconductor
- fet
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
- H10W44/234—Arrangements for impedance matching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
Landscapes
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば電界効果トランジスタ（以下、ＦＥ
Ｔと記す）等の内部整合方式の電力用電界効果型マイク
ロ波半導体装置に関する。
Ｔと記す）等の内部整合方式の電力用電界効果型マイク
ロ波半導体装置に関する。
（従来の技術）
一般に、内部整合方式の電力用電界効果型トランジスタ
においては、第５図に示すように外囲器１内にＦＥＴ２
が金錫ハンダ等により固着され、二〇ＦＥＴ２の両側の
外囲器ｌには、その入力端子及び出力端子に対応して入
力及び出力インピーダンス整合用の第１及び第２の回路
基板３ａ。
においては、第５図に示すように外囲器１内にＦＥＴ２
が金錫ハンダ等により固着され、二〇ＦＥＴ２の両側の
外囲器ｌには、その入力端子及び出力端子に対応して入
力及び出力インピーダンス整合用の第１及び第２の回路
基板３ａ。
３ｂが同様に金錫ハンダ等により固着される。この第１
及び第２の回路基板３ａ、３ｂには入力及び出力インピ
ーダンス整合回路４ｇ、４ｂが形成サレル。この入力及
び出力インピーダンス整合回路４ａ、４ｂは、例えばチ
・ツブコンデンサ等の集中定数回路素子、オーブンスタ
ブ等の分布定数回路素子で構成される。そして、これら
ＦＥＴ２と第１及び第２の回路基板３ａ、３ｂの入力及
び出力インピーダンス整合回路４ａ、４ｂは金属線５を
介して電気的に一接続される。
及び第２の回路基板３ａ、３ｂには入力及び出力インピ
ーダンス整合回路４ｇ、４ｂが形成サレル。この入力及
び出力インピーダンス整合回路４ａ、４ｂは、例えばチ
・ツブコンデンサ等の集中定数回路素子、オーブンスタ
ブ等の分布定数回路素子で構成される。そして、これら
ＦＥＴ２と第１及び第２の回路基板３ａ、３ｂの入力及
び出力インピーダンス整合回路４ａ、４ｂは金属線５を
介して電気的に一接続される。
ところで、このようなトランジスタにあっては、その金
属線５の誘導リアクタンス成分により、容量性テするＦ
ＥＴ２のインピーダンスを誘導性に変換し、この変換し
たインピーダンスをインピーダンス整合回路４ａ、４ｂ
の容量性リアクタンス成分により電源及び負荷のインピ
ーダンス（通常５０オ一ム程度）に整合を採っている。
属線５の誘導リアクタンス成分により、容量性テするＦ
ＥＴ２のインピーダンスを誘導性に変換し、この変換し
たインピーダンスをインピーダンス整合回路４ａ、４ｂ
の容量性リアクタンス成分により電源及び負荷のインピ
ーダンス（通常５０オ一ム程度）に整合を採っている。
そこで、ＦＥＴ２の動作周波数が低い場合には、そのイ
ンピーダンスが大きくなることにより、大きな誘導性成
分が必要となるために、その金属線５の長さ寸法を比較
的長く設定して、大きな所望の誘導性成分を得る必要が
ある。
ンピーダンスが大きくなることにより、大きな誘導性成
分が必要となるために、その金属線５の長さ寸法を比較
的長く設定して、大きな所望の誘導性成分を得る必要が
ある。
しかしながら、上記のように金属線５を長く採ったトラ
ンジスタでは、金属線５をボンディングする装置の性能
上、ボンディングした金属線５のループを均一にするこ
とが困難なことにより（第５図（ｂ）参照）、そのリア
クタンス成分が不均一となるために、インピーダンス整
合回路４ａ。
ンジスタでは、金属線５をボンディングする装置の性能
上、ボンディングした金属線５のループを均一にするこ
とが困難なことにより（第５図（ｂ）参照）、そのリア
クタンス成分が不均一となるために、インピーダンス整
合回路４ａ。
４ｂの特性にばらつきが起り、その特性歩留が悪いとい
う問題を有していた。
う問題を有していた。
（発明が解決しようとする課題）
以上述べたように、従来のマイクロ波半導体装置では、
誘導性成分を大きく採ると、インピーダンス整合回路の
特性歩留が悪化するという問題を有していた。
誘導性成分を大きく採ると、インピーダンス整合回路の
特性歩留が悪化するという問題を有していた。
この発明は上記の事情に鑑みてなされたもので、ボンデ
ィング精度の均一化を図り得るようにして、誘導リアク
タンス成分の均一化を図り、インピーダンス整合回路の
特性歩留の向上を実現したマイクロ波半導体装置を提供
することを目的とする。
ィング精度の均一化を図り得るようにして、誘導リアク
タンス成分の均一化を図り、インピーダンス整合回路の
特性歩留の向上を実現したマイクロ波半導体装置を提供
することを目的とする。
［発明の構成コ
（課題を解決するための手段）
この発明はマイクロ波半導体素子の入力端子及び出力端
子に対して入力及び出力インピーダンス整合回路を金属
線を介して電気的に接続してなるマイクロ波半導体装置
において、前記マイクロ波半導体素子と前記入力及び出
力インピーダンス整合回路の少なくともいづれか一方の
間に両面に金属膜が形成された誘電体基板を介在し、こ
の誘電体基板を介して前記マイクロ波半導体素子の入出
力端と入力及び出力インピーダンス整合回路との電気的
接続を行うように構成したものである。
子に対して入力及び出力インピーダンス整合回路を金属
線を介して電気的に接続してなるマイクロ波半導体装置
において、前記マイクロ波半導体素子と前記入力及び出
力インピーダンス整合回路の少なくともいづれか一方の
間に両面に金属膜が形成された誘電体基板を介在し、こ
の誘電体基板を介して前記マイクロ波半導体素子の入出
力端と入力及び出力インピーダンス整合回路との電気的
接続を行うように構成したものである。
（作用）
上記構成によれば、マイクロ波半導体素子の入力端子及
び出力端子と入力及び出力インピーダンス整合回路部品
を電気的に接続する金属線は誘電体基板を介してボンデ
ィングされることにより、その長さ寸法の短縮化が図れ
る。従って、ボンディング精度の均一化が図れて、誘導
リアクタンス成分の均一化が図れ、インピーダンス整合
回路の特性歩留が向上される。
び出力端子と入力及び出力インピーダンス整合回路部品
を電気的に接続する金属線は誘電体基板を介してボンデ
ィングされることにより、その長さ寸法の短縮化が図れ
る。従って、ボンディング精度の均一化が図れて、誘導
リアクタンス成分の均一化が図れ、インピーダンス整合
回路の特性歩留が向上される。
（実施例）
以下、この発明の実施例について、図面を参照して詳細
に説明する。
に説明する。
第１図はこの発明の一実施例に係るマイクロ波半導体装
置を示すもので、外囲器１０にはマイクロ波半導体素子
であるＦＥＴＩＩが金錫ノ１ンダ等を用いて固着される
。このＦＥＴＩＩの両側の外囲器内には第１及び第２の
回路基板１２ａ。
置を示すもので、外囲器１０にはマイクロ波半導体素子
であるＦＥＴＩＩが金錫ノ１ンダ等を用いて固着される
。このＦＥＴＩＩの両側の外囲器内には第１及び第２の
回路基板１２ａ。
１２ｂが金錫ハンダ等により固着される。この第１及び
第２の回路基板１２ａ、１．２ｂには入力及び出力イン
ピーダンス整合回路１３ａ、１．３ｂが形成され、この
入力及び出力インピーダンス整合回路１３ａ、１３ｂ・
は図示しない外部機器に接続される入力端子及び出力端
子に金属線１４を介してボンディング接続される。
第２の回路基板１２ａ、１．２ｂには入力及び出力イン
ピーダンス整合回路１３ａ、１．３ｂが形成され、この
入力及び出力インピーダンス整合回路１３ａ、１３ｂ・
は図示しない外部機器に接続される入力端子及び出力端
子に金属線１４を介してボンディング接続される。
また、第１の回路基板１３ａとＦＥＴＩ １との間の外
囲器１０には誘電体基板１５が、例えば金錫ハンダ等に
より固着される。誘電体基板１５はＦＥＴＩＩを第１の
回路基板１２ａの入力インピーダンス回路１３ａより遮
断するように配置され、例えば第２図に示すように、両
面に金属膜１５ａ。
囲器１０には誘電体基板１５が、例えば金錫ハンダ等に
より固着される。誘電体基板１５はＦＥＴＩＩを第１の
回路基板１２ａの入力インピーダンス回路１３ａより遮
断するように配置され、例えば第２図に示すように、両
面に金属膜１５ａ。
１５ｂが形成される。そして、この誘電体基板１５は、
その一方面の金属膜１５ａが第１の回路基板１２ ａの
入力インピーダンス整合回路１３ａ及びＦＥＴＩＩの入
力端子に金属線１６を介してボンディング接続される。
その一方面の金属膜１５ａが第１の回路基板１２ ａの
入力インピーダンス整合回路１３ａ及びＦＥＴＩＩの入
力端子に金属線１６を介してボンディング接続される。
さらに、ＦＥＴＩＩは、その出力端子が第２の回路基板
１２ｂの出力インピーダンス整合回路１３ｂに金属線１
６を介してボンディング接続される。
１２ｂの出力インピーダンス整合回路１３ｂに金属線１
６を介してボンディング接続される。
上記構成において、インピーダンス整合は、その金属線
１６の長さ寸法が要求される誘導リアクタンス成分に対
応して設定される。そして、この金属線１６は、ＦＥＴ
１１、誘電体基板１５、第１及び第２の回路基板１２ａ
、１２ｂの間にそれぞれボンデインク接続される本数に
応じて均一な長さ寸法に設定されて、それぞれにボンデ
ィング接続される。この結果、比較的、短い均一な長さ
寸法の金属線１６を用いて、比較的大きな誘導リアクタ
ンス成分を得ることが可能となる。
１６の長さ寸法が要求される誘導リアクタンス成分に対
応して設定される。そして、この金属線１６は、ＦＥＴ
１１、誘電体基板１５、第１及び第２の回路基板１２ａ
、１２ｂの間にそれぞれボンデインク接続される本数に
応じて均一な長さ寸法に設定されて、それぞれにボンデ
ィング接続される。この結果、比較的、短い均一な長さ
寸法の金属線１６を用いて、比較的大きな誘導リアクタ
ンス成分を得ることが可能となる。
このように、上記マイクロ波半導体装置はＦＥＴＩＩと
入力インピーダンス整合回路１３ａとの間に両面に金属
膜１５ａ、１５ｂが形成された誘電体基板１５を介在し
、この誘電体基板１５を介してＦＥＴＩＩの入力端子と
入力インピーダンス整合回路１３ａとの電気的接続を行
うように構成した。これによれば、ＦＥＴ１１の入力端
子と入力インピーダンス整合回路１３ａを電気的に接続
する金属線１６は誘電体基板１５を介してボンディング
接続されることにより、その長さ寸法の短縮化が図れて
、ボンディング精度の均一化が図れ、誘導リアクタンス
成分の均一化が図れるため、インピーダンス整合回路の
特性歩留が向上される。
入力インピーダンス整合回路１３ａとの間に両面に金属
膜１５ａ、１５ｂが形成された誘電体基板１５を介在し
、この誘電体基板１５を介してＦＥＴＩＩの入力端子と
入力インピーダンス整合回路１３ａとの電気的接続を行
うように構成した。これによれば、ＦＥＴ１１の入力端
子と入力インピーダンス整合回路１３ａを電気的に接続
する金属線１６は誘電体基板１５を介してボンディング
接続されることにより、その長さ寸法の短縮化が図れて
、ボンディング精度の均一化が図れ、誘導リアクタンス
成分の均一化が図れるため、インピーダンス整合回路の
特性歩留が向上される。
なお、上記誘電体基板１５は、第３図及び第４図に示す
ように構成することも可能である。
ように構成することも可能である。
すなわち、第３図は誘電体基板の金属線接続面となる一
方面の金属膜の周囲部に凹凸状の目印パターン１５ｃを
形成したものである。これによれば、目印パターン１５
Ｃがボンディング接続の際のめやすとなり、ボンディン
グ作業の簡便化が図れる。
方面の金属膜の周囲部に凹凸状の目印パターン１５ｃを
形成したものである。これによれば、目印パターン１５
Ｃがボンディング接続の際のめやすとなり、ボンディン
グ作業の簡便化が図れる。
第４図は誘電体基板１５の載置面となる他方面に一方面
の金属膜に対応した凹部１５ｄを形成し、この凹部１５
ｄの周囲のみに一方面の金属膜１５ａと対向しない金属
膜１５ｅを形成したものである。これによれば、両面に
形成した金属膜１５ａ。
の金属膜に対応した凹部１５ｄを形成し、この凹部１５
ｄの周囲のみに一方面の金属膜１５ａと対向しない金属
膜１５ｅを形成したものである。これによれば、両面に
形成した金属膜１５ａ。
１５ｅにより発生する静電容量を小さくすることにより
、インピーダンス整合回路１３ａ、１３ｂへの悪影響の
防止が図れ、さらに有効な効果が期待される。
、インピーダンス整合回路１３ａ、１３ｂへの悪影響の
防止が図れ、さらに有効な効果が期待される。
また、上記実施例では、誘電体基板１５を第１の回路基
板１２ａとＦＥＴＩＩの間に介在した場合を代表して説
明したが、これに限ることなく、要求される誘導性リア
クタンス成分に応じて、第１及び第２の回路基板１２ａ
、１２ｂとＦＥＴ１１の双方の間に介在したり、あるい
は第２の回路基板１２ｂとＦＥＴ１１との間に介在する
ことも可能である。
板１２ａとＦＥＴＩＩの間に介在した場合を代表して説
明したが、これに限ることなく、要求される誘導性リア
クタンス成分に応じて、第１及び第２の回路基板１２ａ
、１２ｂとＦＥＴ１１の双方の間に介在したり、あるい
は第２の回路基板１２ｂとＦＥＴ１１との間に介在する
ことも可能である。
さらに、上記実施例では、ＦＥＴＩＩを用いて構成した
場合で説明したが、これに限ることなく、各種のマイク
ロ波半導体素子において適用可能である。
場合で説明したが、これに限ることなく、各種のマイク
ロ波半導体素子において適用可能である。
よって、この発明は上記実施例に限ることなく、その他
、この発明の要旨を逸脱しない範囲で種々の変形を実施
し得ることは勿論のことである。
、この発明の要旨を逸脱しない範囲で種々の変形を実施
し得ることは勿論のことである。
［発明の効果］
以上詳述したように、この発明によれば、ボンディング
精度の均一化を図り得るようにして、誘導リアクタンス
成分の均一化を図り、インピーダンス整合回路の特性歩
留の向上を実現したマイクロ波半導体装置を提供するこ
とができる。
精度の均一化を図り得るようにして、誘導リアクタンス
成分の均一化を図り、インピーダンス整合回路の特性歩
留の向上を実現したマイクロ波半導体装置を提供するこ
とができる。
第１図はこの発明の一実施例に係るマイクロ波半導体装
置を示した図、第２図は第１図の誘電体基板を取出して
示した図、第３図及び第４図はこの発明の他の実施例を
示した図、′！ｓ５図は従来のマイクロ波半導体装置を
示した図である。 １０−・・外囲器、１ｌ−ＦＥＴ、１２ｇ、１２ｂ・・
・第１及び第２の回路基板、１３ａ、１３ｂ・・・入力
及び出力インピーダンス整合回路、１４．１６・・・金
属線、１５・・・誘電体基板、１５ａ、１５ｂ。 ］ 金属膜、 ］ 目印バタ ノ、 ・・・凹部。 ■願人代理人
置を示した図、第２図は第１図の誘電体基板を取出して
示した図、第３図及び第４図はこの発明の他の実施例を
示した図、′！ｓ５図は従来のマイクロ波半導体装置を
示した図である。 １０−・・外囲器、１ｌ−ＦＥＴ、１２ｇ、１２ｂ・・
・第１及び第２の回路基板、１３ａ、１３ｂ・・・入力
及び出力インピーダンス整合回路、１４．１６・・・金
属線、１５・・・誘電体基板、１５ａ、１５ｂ。 ］ 金属膜、 ］ 目印バタ ノ、 ・・・凹部。 ■願人代理人
Claims (3)
- （１）マイクロ波半導体素子の入力端子及び出力端子に
対して入力及び出力インピーダンス整合回路を金属線を
介して電気的に接続してなるマイクロ波半導体装置にお
いて、 前記マイクロ波半導体素子と前記入力及び出力インピー
ダンス整合回路の少なくともいづれか一方の間に両面に
金属膜が形成された誘電体基板を介在し、この誘電体基
板を介して前記マイクロ波半導体素子の入出力端と入力
及び出力インピーダンス整合回路との電気的接続を行う
ように構成したことを特徴とするマイクロ波半導体装置
。 - （２）前記誘電体基板の金属線接続面となる一方面の金
属膜の周囲部に凹凸状の目印パターンを形成したことを
特徴とする請求項１記載のマイクロ波半導体装置。 - （３）前記誘電体基板は載置面となる他方面に凹部を金
属線接続面となる一方面の金属膜に対応して形成し、こ
の凹部の周囲部に前記金属膜を形成したことを特徴とす
る請求項１又は請求項２記載のマイクロは半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2229213A JPH04109701A (ja) | 1990-08-29 | 1990-08-29 | マイクロ波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2229213A JPH04109701A (ja) | 1990-08-29 | 1990-08-29 | マイクロ波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04109701A true JPH04109701A (ja) | 1992-04-10 |
Family
ID=16888598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2229213A Pending JPH04109701A (ja) | 1990-08-29 | 1990-08-29 | マイクロ波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04109701A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7409668B2 (en) * | 2005-08-19 | 2008-08-05 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Method for improving via's impedance |
| EP2197030A3 (en) * | 2008-12-10 | 2010-08-04 | Kabushiki Kaisha Toshiba | A high frequency semiconductor device |
-
1990
- 1990-08-29 JP JP2229213A patent/JPH04109701A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7409668B2 (en) * | 2005-08-19 | 2008-08-05 | Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. | Method for improving via's impedance |
| EP2197030A3 (en) * | 2008-12-10 | 2010-08-04 | Kabushiki Kaisha Toshiba | A high frequency semiconductor device |
| US8431973B2 (en) | 2008-12-10 | 2013-04-30 | Kabushiki Kaisha Toshiba | High frequency semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01233795A (ja) | 混成集績回路 | |
| JPH04109701A (ja) | マイクロ波半導体装置 | |
| JP2758321B2 (ja) | 回路基板 | |
| JPH01273404A (ja) | 高周波半導体デバイス | |
| JPS62150903A (ja) | 高周波混成集積回路装置 | |
| JP2661570B2 (ja) | 高周波装置 | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPS6397001A (ja) | マイクロ波半導体装置 | |
| JPS62269349A (ja) | 半導体装置 | |
| JPS6083401A (ja) | マイクロ波回路 | |
| JP3237398B2 (ja) | マイクロ波半導体集積回路モジュール | |
| JPH0233963A (ja) | 高周波トランジスタ | |
| JPH03276745A (ja) | 半導体装置 | |
| JPH05299570A (ja) | 半導体装置 | |
| JP2751956B2 (ja) | 半導体装置に用いるリードフレーム | |
| JPH04264800A (ja) | 複合集積回路 | |
| JPS6376446A (ja) | 半導体集積回路装置 | |
| JPS6313407A (ja) | マイクロ波半導体増幅器 | |
| JPS6380608A (ja) | マイクロ波半導体増幅器 | |
| JPS61199301A (ja) | 高周波基板 | |
| JPS63133701A (ja) | マイクロ波半導体装置 | |
| JPH03185902A (ja) | 半導体装置 | |
| JPH02134906A (ja) | 高周波電力増幅用デバイス | |
| JPH01239945A (ja) | 混成集積回路装置 |