JPS6378497A - 半導体装置用シヨ−トクリツプ - Google Patents

半導体装置用シヨ−トクリツプ

Info

Publication number
JPS6378497A
JPS6378497A JP61221867A JP22186786A JPS6378497A JP S6378497 A JPS6378497 A JP S6378497A JP 61221867 A JP61221867 A JP 61221867A JP 22186786 A JP22186786 A JP 22186786A JP S6378497 A JPS6378497 A JP S6378497A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
leads
short
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61221867A
Other languages
English (en)
Inventor
明 菊地
阿部 省史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP61221867A priority Critical patent/JPS6378497A/ja
Publication of JPS6378497A publication Critical patent/JPS6378497A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Elimination Of Static Electricity (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置用ショートクリップ係り、特に、
半導体装置を静電気等の外部電界から防護する技vri
L二適用して有効な技術に関するものである。
〔従来の技術〕
半導体装置の搬送、保管等には、半導体装置用収納容器
が使用されている。半導体装置用収納容器は、同一種類
、同一サイズの半導体装置を複数(例えば、10〜25
[個コ)収納できるように構成されている。
この半導体装置用収納容器は、機種毎に複数の半導体装
置の搬送或は保管するとともに、半導体装置のリードの
損傷、封止部材(例えば、レジン)のti傷等を防止す
るためのものである。
また、前記半導体装置用収納容器は、前記半導体装置に
静電気が帯電しないように、導′眠性粉末を塗布してい
る。そして、前記半導体装置を実装基板等に実装する時
は、前記半導体装置用収納容器から取り出して行ってい
る。
〔発明が解決しようとする問題点〕
しかしながら、かかる技術を検討した結果、次のような
開運点を見い出した。
半導体装置を前記半導体装置用収納容器から取り出し実
装基板等に実装する場合、かかる実8!i基板が′M擦
等により、静電気が発生し、その静+、#3.2による
高電界によって酵記半導体装置が破壊してしまう可能性
がある。
本発明の目的は、半導体装置が外部電界によって破壊す
るのを防止することができる技術を提供することにある
。
本発明の前記ならびにその他の目的と新規な特徴は、不
明K11l書の記述及び添付図面によって明らかになる
であろう。
〔問題点を解決するための手段〕
本尤において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
すなわち、半導体装置の対向するリード間をそれぞれシ
ョー1−させる複数のリード部を導電性本体に設け、該
リードの弾性によって半導体装置に着脱可能な構造とし
たものである。
〔作 用〕
前記した手段によ才しば、半導体装置の対向するリード
間をそれぞれショートさせる複数のリード部を導電性本
体に設け、該リードの弾性によって半導体装置に着脱可
能な構造としたことにより、実装基板等に実装する場合
、この実装基板にIfi擦等による静電気が発生しても
、その静電気は、前記半導体装置用ショートクリップの
リードを介して前記半導体装置のリードに流れるので、
前記半導体装置には、静電気による過電流は流九ないの
で、半導体装置の破壊を防止することができる。
以下1本発明をデュアル・インライン・パッケージ(D
IP)型半導体装置に適用した一実施例とともに説明す
る。
なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
〔実施例〕
第1図は、本発明の半導体装置用ショートクリップをD
IP型半導体装置に適用した時の11x略構成を示す斜
視図、 第2図は、第1図の■−■切断線における断面図である
。
本実施例の半導体装置用ショートクリップは、半導体装
置用ショートクリップ2の本体2Aの側部に、第1図に
示すように、複数の半導体装置1の対向するリードLA
にそれぞれ接触するように、導電性板からなる複数のリ
ード2Bを一体に設けたものである。
前記半導体装置用ショートクリップ2は1例えば、導電
性のアルミニウム、銅等の導電性材料がらなっている。
また、前記半導体装置1は、例えば、DIP型の半導体
装置を用いるにのような半導体装置け、第2図に示すよ
うに、タブ基板ICの上に銀ペーストIDで半導体チッ
プIEを固着する。そして、前記半導体チップIEのパ
ッド部と前記リードIAの内端部とをアルミニウム等か
らなるワイヤIFで電気的に接続し、レジン等の封止部
材IGでパッケージングされてit成される。
次に、前記半導体装置用ショートクリップの使用方法を
簡単に説明する。
先ず、第1図に示すように、前記半導体チップショート
クリップ2のリード2Bを半導体装置1のリードIAに
それぞれ接触するように載置する。
次に、半導体装lil!lに半導体装置用ショートクリ
ップ2が載置された状態でこの半導体装置1を塩化ビニ
ール等からなる半導体装置用収納容器(図示していない
)に、例えば、10〜25個挿入する。このように、前
記半導体装置1に半導体装置用ショートクリップ2を載
置したことにより、前記半導体装置用収納容器に摩擦等
によって静電気が発生して、その静電気等による外部電
界が半導体装置1に印加されても、この外部電界を半導
体装置用ショートクリップ2のリード2Bを介して前記
半導体装[1のリードIAに過電流にして流し、半導体
素子部には過電流を流さないので、半導体素子部を外部
電界から防護することができる。
この結果、従来のように前記半導体装置用収納容器に静
電気が帯電しないように導電性粉末を塗布する必要がな
くなる。
次に、前記半導体装置用収納容器から半導体装置用ショ
ートクリップが載置された半導体装置を取り出し半導体
装置を半導体装置用自動装填装置(図示していない)に
セットする。このセラl−さ九だ半導体装置は、実装基
板に順次実装される。
次に、実装された半導体装置用ショートクリップ付半導
体装置からショートクリップを前記半導体装置用自動袋
」ヌ装置で回収する。この回収された半導体装置用ショ
ートクリップは、再度使用することができる。
このように、半導体装置1の対向するリードIA間をそ
れぞれショートさせる複数のリード2Bを4電性の本体
2Aに設け、該リード2Bの弾性によって半導体装置1
に着脱可能な構造としたことにより、実装基板等に実装
する場合、この実装基板に摩擦等による静電気が発生し
ても、その静電気は、前記半導体装置用ショートクリッ
プ2のリード2Aを介して前記半導体装置1のリードI
Aに流れるので、前記半導体装置1には、静電気による
過電流は流れないので、半導体装置1の破壊を防止する
ことができる。
以上1本発明を実施例にもとずき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変形可能であること
はいうまでもない。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡(liに説明すれば、下記のとおり
である。
(1)半導体装置の対向するリード間をそれぞれショー
トさせる複数のリード部をR?ti性本体性膜体、該リ
ードの弾性によって半導体装置に着脱可能な構造とした
ことにより、実装基板等に実装する場合、この実装基板
に摩擦等による静電気が発生しても、その177、ff
i気は、前記半導体装置用ショートクリップのリードを
介して前記半導体装置のリードに流れるので、前記半導
体装置には、静電気による過電流は流れないので、半導
体装置の破壊を防止することができる。
(2)前記(1)により、半導体装置の信頼性が向上す
る。
(3)前記(1)及び(2)により、半導体装置の不良
が低減される。
【図面の簡単な説明】
第1図は、本発明の半導体装置用ショートクリップをD
IP型半導体装置に適用した時の概略構成を示す斜視図
、 第2図は、第1図の■−■切断線における断面図である
。 図中、■・・・半導体装置、IA・・・リード52・・
・半導体装置用ショートクリップ、2B・・リードであ
る。

Claims (1)

  1. 【特許請求の範囲】 1、半導体装置の対向するリード間をそれぞれショート
    させる複数のリード部を導電性本体に設け、該リードの
    弾性によって半導体装置に着脱可能な構造としたことを
    特徴とする半導体装置用ショートクリップ。 2、前記半導体装置用ショートクリップは、アルミニウ
    ム、銅等の導電性材料から成ることを特徴とする特許請
    求の範囲第1項記載の半導体装置用ショートクリップ。
JP61221867A 1986-09-22 1986-09-22 半導体装置用シヨ−トクリツプ Pending JPS6378497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61221867A JPS6378497A (ja) 1986-09-22 1986-09-22 半導体装置用シヨ−トクリツプ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61221867A JPS6378497A (ja) 1986-09-22 1986-09-22 半導体装置用シヨ−トクリツプ

Publications (1)

Publication Number Publication Date
JPS6378497A true JPS6378497A (ja) 1988-04-08

Family

ID=16773424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61221867A Pending JPS6378497A (ja) 1986-09-22 1986-09-22 半導体装置用シヨ−トクリツプ

Country Status (1)

Country Link
JP (1) JPS6378497A (ja)

Similar Documents

Publication Publication Date Title
JPS5936249U (ja) 少くとも1つの集積回路デバイスのためのフラツト・パツケ−ジ
KR940012549A (ko) 반도체 펙케지
JPS62249456A (ja) 電子装置
US3278018A (en) Handling miniature solid-state devices
JPS62296541A (ja) 樹脂封止型半導体装置
JPS60150660A (ja) 半導体装置
JPS6355084A (ja) 半導体装置用収納容器
JPS59141648U (ja) 半導体装置用保護素子
JPS5846656A (ja) 電子部品用マガジン
JPS6344478A (ja) 半導体装置用収納容器
JPH0121566Y2 (ja)
JPS60251648A (ja) Icパツケ−ジ
JPS59174465A (ja) 電子部品集合体
JPS62188189A (ja) ソケツト
JPS63219148A (ja) 半導体装置
JPS62208374A (ja) 半導体装置の包装用部材
JPS63248149A (ja) 半導体装置
JPH02130996A (ja) 電子部品実装用装置
JPS6290900A (ja) Icパツケ−ジの静電保護方法
JPS6382964A (ja) 半導体ダイス容器
JPS59197156A (ja) 半導体装置
JPS59145598A (ja) 印刷配線基板用保持具を用いて保持された電子装置
JPS63164252A (ja) 集合形半導体装置
JPS5843541A (ja) 半導体装置
JPS62271414A (ja) 電子部品連