JPS63828B2 - - Google Patents
Info
- Publication number
- JPS63828B2 JPS63828B2 JP58018362A JP1836283A JPS63828B2 JP S63828 B2 JPS63828 B2 JP S63828B2 JP 58018362 A JP58018362 A JP 58018362A JP 1836283 A JP1836283 A JP 1836283A JP S63828 B2 JPS63828 B2 JP S63828B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- processing device
- debugging
- abbreviated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明は電子交換システムなどの情報処理シス
テムにおける中央処理装置の高性能処理装置への
切替方式に関する。
テムにおける中央処理装置の高性能処理装置への
切替方式に関する。
電子交換処理システムなどの情報処理システム
においては、各種サービスが運用期間中にさらに
高度化、多量化して来る傾向にあり中央処理装置
をさらに高性能な処理装置に置換する必要性が生
じる。
においては、各種サービスが運用期間中にさらに
高度化、多量化して来る傾向にあり中央処理装置
をさらに高性能な処理装置に置換する必要性が生
じる。
従来、この種の置換方式は第１図に示すように
２組の切替スイツチを必要とする方式であつた。
すなわち、入出力制御装置類（IOCと略す）を従
来の中央処理装置１１０（CPと略す）と高性能
中央処理系１２０（HCPと略す）とを切替える
入出力スイツチ１３０（IOSWと略す）と、HCP
１２０をデバツグ用タイプライタ装置１６０
（TYPEと略す）とIOCとを切替えるIOSW１４
０の２組の切替スイツチを有する方式である。こ
の方式において置換前の状態ではIOSW１３０，
１４０ともに自系接続となつており、CP１１０
はIOSW１３０を介してIOCを、またHCP１２０
はIOSW１４０を介してTYPE１６０をそれぞれ
独立に制御している。この状態ではタイプライタ
１６２（TTYと略す）はHCP１２０用として新
しいプログラムのデバツグに使用される。なお、
タイプライタ１５１（TTYと略す）、紙テープリ
ーダ１７１（PTRと略す）およびプリンタ１９
１（PRTと略す）はCP１１０で制御されていた
ものであり、HCP１２０に置換した後もHCP１
２０の制御下で継続して使用する。置換デバツグ
中はIOSW１３０および１４０は、HCP１２０と
IOCが接続される状態としてプログラムデバツグ
にはTTY１５１を使用して行う。置換終了後は
HCP１２０とIOCがON−LINE系となり、CP１
１０とTYPE１６０とは徹去される。ところが、
本置換方式においては、比較的情報線数の多い
（約50本）個所に切替スイツチを必要とするため
ハードウエア量が大となる欠点があつた。さら
に、TTY１６２を入出力バスに接続するため外
付にタイプライタ制御装置１６１（TPCと略す）
も必要であつた。
２組の切替スイツチを必要とする方式であつた。
すなわち、入出力制御装置類（IOCと略す）を従
来の中央処理装置１１０（CPと略す）と高性能
中央処理系１２０（HCPと略す）とを切替える
入出力スイツチ１３０（IOSWと略す）と、HCP
１２０をデバツグ用タイプライタ装置１６０
（TYPEと略す）とIOCとを切替えるIOSW１４
０の２組の切替スイツチを有する方式である。こ
の方式において置換前の状態ではIOSW１３０，
１４０ともに自系接続となつており、CP１１０
はIOSW１３０を介してIOCを、またHCP１２０
はIOSW１４０を介してTYPE１６０をそれぞれ
独立に制御している。この状態ではタイプライタ
１６２（TTYと略す）はHCP１２０用として新
しいプログラムのデバツグに使用される。なお、
タイプライタ１５１（TTYと略す）、紙テープリ
ーダ１７１（PTRと略す）およびプリンタ１９
１（PRTと略す）はCP１１０で制御されていた
ものであり、HCP１２０に置換した後もHCP１
２０の制御下で継続して使用する。置換デバツグ
中はIOSW１３０および１４０は、HCP１２０と
IOCが接続される状態としてプログラムデバツグ
にはTTY１５１を使用して行う。置換終了後は
HCP１２０とIOCがON−LINE系となり、CP１
１０とTYPE１６０とは徹去される。ところが、
本置換方式においては、比較的情報線数の多い
（約50本）個所に切替スイツチを必要とするため
ハードウエア量が大となる欠点があつた。さら
に、TTY１６２を入出力バスに接続するため外
付にタイプライタ制御装置１６１（TPCと略す）
も必要であつた。
本発明の目的は外部記憶装置に内蔵させたタイ
プライタ制御部の動作／停止スイツチをもうける
ことにより、上記欠点を除去し経済的な処理装置
切替方式を提供することにある。
プライタ制御部の動作／停止スイツチをもうける
ことにより、上記欠点を除去し経済的な処理装置
切替方式を提供することにある。
本発明の処理装置切換方式は、
入出力バスに入出力装置群を接続した既設の第
１の処理装置を、より処理能力の高い第２の処理
装置に切替える処理装置切替方式において、 前記第１の処理装置の入出力バスと前記入出力
装置群との間に、前記入出力装置群を前記第２の
処理装置の入出力バスへ切替える切替スイツチを
設け、 前記第２の処理装置には、前記入出力装置群の
うちの１つの入力装置と同一のアドレスを有する
デバツグ用入力装置と、該デバツグ用入力装置の
動作を制御するデバツグ用入力装置制御部と、前
記切替スイツチに連動して前記デバツグ用入力装
置制御部の機能を停止させる停止スイツチとを備
え、 前記第１の処理装置と前記入出力装置群とのオ
ンライン接続中に前記デバツグ用入力装置を用い
て前記第２の処理装置のオフラインデバツグを行
なつたのち、前記切替スイツチを切替えて前記第
２の処理装置と前記入出力装置群とを接続すると
ともにこの切替スイツチに連動する前記停止スイ
ツチにより前記デバツグ用入出力装置の応答を停
止させることを特徴とする。
１の処理装置を、より処理能力の高い第２の処理
装置に切替える処理装置切替方式において、 前記第１の処理装置の入出力バスと前記入出力
装置群との間に、前記入出力装置群を前記第２の
処理装置の入出力バスへ切替える切替スイツチを
設け、 前記第２の処理装置には、前記入出力装置群の
うちの１つの入力装置と同一のアドレスを有する
デバツグ用入力装置と、該デバツグ用入力装置の
動作を制御するデバツグ用入力装置制御部と、前
記切替スイツチに連動して前記デバツグ用入力装
置制御部の機能を停止させる停止スイツチとを備
え、 前記第１の処理装置と前記入出力装置群とのオ
ンライン接続中に前記デバツグ用入力装置を用い
て前記第２の処理装置のオフラインデバツグを行
なつたのち、前記切替スイツチを切替えて前記第
２の処理装置と前記入出力装置群とを接続すると
ともにこの切替スイツチに連動する前記停止スイ
ツチにより前記デバツグ用入出力装置の応答を停
止させることを特徴とする。
次に図面を参照して本発明の実施例を説明す
る。
る。
第２図は本発明の一実施例を示すブロツク図で
ある。従来の中央処理装置２１０（CPと略す）
は中央制御装置２１１（CCと略す）とデータチ
ヤネル装置２１２（DCHと略す）と磁気ドラム
などのメモリ制御装置２１（MDCと略す）とメ
モリ２１４（MDと略す）とから構成されてお
り、これと置換される高性能処理装置２２０
（HCPと略す）は高速中央制御装置２２１（HCC
と略す）とDCH２２２と磁気バブルなどのメモ
リ制御装置２２３（MMCと略す）とメモリ２２
４（MBと略す）とから構成される。MMC２２
３はさらにメモリブロツク転送制御部２２５
（MBCと略す）とパツケージタイプのタイプライ
タ制御部２８２（TPCと略す）から構成され
TPC２８２にはタイプライタ２６２（TTYと略
す）が接続されている。MBC２２５とTPC２８
２との接続線の１本にTPC２８２の機能を停止
させる停止スイツチ２８１（TTYSWと略す）
が接続される。置換後も継続して使用されるタイ
プライタ制御装置２５０（TPCと略す）とTTY
２５１と紙テープ制御装置２７０（PTRCと略
す）と紙テープリーダ２７１（PTRと略す）と
プリンタ制御装置２９０（PRTCと略す）とプリ
ンタ２９１（PRTと略す）とは入出力バス切替
スイツチ２３０（IOSWと略す）を介してCP２
１０あるいはHCP２２０と接続される。
ある。従来の中央処理装置２１０（CPと略す）
は中央制御装置２１１（CCと略す）とデータチ
ヤネル装置２１２（DCHと略す）と磁気ドラム
などのメモリ制御装置２１（MDCと略す）とメ
モリ２１４（MDと略す）とから構成されてお
り、これと置換される高性能処理装置２２０
（HCPと略す）は高速中央制御装置２２１（HCC
と略す）とDCH２２２と磁気バブルなどのメモ
リ制御装置２２３（MMCと略す）とメモリ２２
４（MBと略す）とから構成される。MMC２２
３はさらにメモリブロツク転送制御部２２５
（MBCと略す）とパツケージタイプのタイプライ
タ制御部２８２（TPCと略す）から構成され
TPC２８２にはタイプライタ２６２（TTYと略
す）が接続されている。MBC２２５とTPC２８
２との接続線の１本にTPC２８２の機能を停止
させる停止スイツチ２８１（TTYSWと略す）
が接続される。置換後も継続して使用されるタイ
プライタ制御装置２５０（TPCと略す）とTTY
２５１と紙テープ制御装置２７０（PTRCと略
す）と紙テープリーダ２７１（PTRと略す）と
プリンタ制御装置２９０（PRTCと略す）とプリ
ンタ２９１（PRTと略す）とは入出力バス切替
スイツチ２３０（IOSWと略す）を介してCP２
１０あるいはHCP２２０と接続される。
次に切替における２つの状態において本方式を
説明する。まず、オフライン状態にあつてはCP
２１０とTPC２５０などがIOSW２３０を介して
接続され、HCP２２０は完全にオフライン状態
となる。CP２１０系においては従来のサービス
がなんら変わることなく実行され、HCP２２０
はTTYSW２８１をオンにしてTTY２６２を使
用してオフライン状態でプログラムデバツグを行
つている。このデバツグ時、プログラムはオンラ
インで使用すべきもののデバツグであるから
TTY２６２の入出力アドレスは継続して使用す
るTTY２５１の入出力アドレスと同じである。
説明する。まず、オフライン状態にあつてはCP
２１０とTPC２５０などがIOSW２３０を介して
接続され、HCP２２０は完全にオフライン状態
となる。CP２１０系においては従来のサービス
がなんら変わることなく実行され、HCP２２０
はTTYSW２８１をオンにしてTTY２６２を使
用してオフライン状態でプログラムデバツグを行
つている。このデバツグ時、プログラムはオンラ
インで使用すべきもののデバツグであるから
TTY２６２の入出力アドレスは継続して使用す
るTTY２５１の入出力アドレスと同じである。
次に、オフラインデバツグ終了するとIOSW２
３０を切替えてHCP２２０にTPC２５０などを
接続しオンライン状態に入る。この状態では
TTY２５１を使用するので同一入出力アドレス
のTTY２６２はTTYSW２８１により停止され
る。TTYSW２８１はIOSW２３０と連動して動
作する。オンラインデバツグが終了するとCP２
１０とTPC２８２のパツケージとTTY２６２は
徹去される。
３０を切替えてHCP２２０にTPC２５０などを
接続しオンライン状態に入る。この状態では
TTY２５１を使用するので同一入出力アドレス
のTTY２６２はTTYSW２８１により停止され
る。TTYSW２８１はIOSW２３０と連動して動
作する。オンラインデバツグが終了するとCP２
１０とTPC２８２のパツケージとTTY２６２は
徹去される。
本発明は以上説明したように、タイプライタ制
御部の動作／停止スイツチをもうけることによ
り、パツケージ約20枚の金物量の入出力切替スイ
ツチが不必要となり経済的な切替ができる効果が
ある。
御部の動作／停止スイツチをもうけることによ
り、パツケージ約20枚の金物量の入出力切替スイ
ツチが不必要となり経済的な切替ができる効果が
ある。
さらに、装置内部に動作／停止スイツチをもう
けることにより、工事ケーブルが不必要となり工
事期間の短縮がはかれる。
けることにより、工事ケーブルが不必要となり工
事期間の短縮がはかれる。
第１図は従来の切替方式を示すブロツク図、第
２図は本発明の切替方式の一実施例を示すブロツ
ク図である。 １１０，２１０……中央処理装置、１１１，２
１１……中央制御装置、１１２，２１２……デー
タチヤネル装置、１１３，２１３……メモリ制御
装置、１１４，２１４……メモリ、１２０，２２
０……高性能処理装置、１２２，２２２……デー
タチヤネル装置、１２３，２２３……メモリ制御
装置、１２４，２２４……メモリ、２２５……メ
モリブロツク転送制御部、１３０，１４０，２３
０……切替スイツチ、１５０，１６１，２５０…
…タイプライタ制御装置、１５１，２５１，１６
２，２６２……タイプライタ、１６０……タイプ
ライタ装置、２８１……停止スイツチ、２８２…
…タイプライタ制御部、１７０，２７０……紙テ
ープ制御装置、１７１，２７１……紙テープリー
ダ、１９０，２９０……プリンタ制御装置、１９
１，２９１……プリンタ。
２図は本発明の切替方式の一実施例を示すブロツ
ク図である。 １１０，２１０……中央処理装置、１１１，２
１１……中央制御装置、１１２，２１２……デー
タチヤネル装置、１１３，２１３……メモリ制御
装置、１１４，２１４……メモリ、１２０，２２
０……高性能処理装置、１２２，２２２……デー
タチヤネル装置、１２３，２２３……メモリ制御
装置、１２４，２２４……メモリ、２２５……メ
モリブロツク転送制御部、１３０，１４０，２３
０……切替スイツチ、１５０，１６１，２５０…
…タイプライタ制御装置、１５１，２５１，１６
２，２６２……タイプライタ、１６０……タイプ
ライタ装置、２８１……停止スイツチ、２８２…
…タイプライタ制御部、１７０，２７０……紙テ
ープ制御装置、１７１，２７１……紙テープリー
ダ、１９０，２９０……プリンタ制御装置、１９
１，２９１……プリンタ。
Claims (1)
- 【特許請求の範囲】 １ 入出力バスに入出力装置群を接続した既設の
第１の処理装置を、より処理能力の高い第２の処
理装置に切替える処理装置切替方式において、 前記第１の処理装置の入出力バスと前記入出力
装置群との間に、前記入出力装置群を前記第２の
処理装置の入出力バスへ切替える切替スイツチを
設け、 前記第２の処理装置には、前記入出力装置群の
うちの１つの入力装置と同一のアドレスを有する
デバツグ用入力装置と、該デバツグ用入力装置の
動作を制御するデバツグ用入力装置制御部と、前
記切替スイツチに連動して前記デバツグ用入力装
置制御部の機能を停止させる停止スイツチとを備
え、 前記第１の処理装置と前記入出力装置群とのオ
ンライン接続中に前記デバツグ用入力装置を用い
て前記第２の処理装置のオフラインデバツグを行
なつたのち、前記切替スイツチを切替えて前記第
２の処理装置と前記入出力装置群とを接続すると
ともにこの切替スイツチに連動する前記停止スイ
ツチにより前記デバツグ用入出力装置の応答を停
止させることを特徴とする処理装置切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018362A JPS59144932A (ja) | 1983-02-07 | 1983-02-07 | 処理装置切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018362A JPS59144932A (ja) | 1983-02-07 | 1983-02-07 | 処理装置切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59144932A JPS59144932A (ja) | 1984-08-20 |
| JPS63828B2 true JPS63828B2 (ja) | 1988-01-08 |
Family
ID=11969580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018362A Granted JPS59144932A (ja) | 1983-02-07 | 1983-02-07 | 処理装置切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59144932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155928A (ja) * | 1989-11-14 | 1991-07-03 | Taku Nakasaki | 合成樹脂製袋の製造方法及びその装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019814B2 (ja) * | 1980-07-11 | 1985-05-18 | 三菱電機株式会社 | 自動切替装置 |
-
1983
- 1983-02-07 JP JP58018362A patent/JPS59144932A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155928A (ja) * | 1989-11-14 | 1991-07-03 | Taku Nakasaki | 合成樹脂製袋の製造方法及びその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59144932A (ja) | 1984-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| DE69432514T2 (de) | Leistungssteuerung in einem Computersystem | |
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| JP3066753B2 (ja) | 記憶制御装置 | |
| JPS63828B2 (ja) | ||
| JPH05307491A (ja) | 多重化処理装置の切替方法および装置 | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPH0212348A (ja) | ページスワップ装置 | |
| JPH01267764A (ja) | 周辺制御装置 | |
| JPS604498B2 (ja) | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 | |
| JPH01140253A (ja) | バンクメモリ切換え制御方式 | |
| JPS6243408Y2 (ja) | ||
| JPH0346855B2 (ja) | ||
| JPS62160540A (ja) | 二重化情報処理装置 | |
| JPS6136861A (ja) | 記憶装置 | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 | |
| JPS5836453U (ja) | マルチ計算機システムにおけるプログラム動作メモリの有効活用機構 | |
| JPS61251943A (ja) | デ−タ処理装置 | |
| KR19980055992A (ko) | 전전자 교환기의 데이터 이중화 장치 | |
| JPS5911425A (ja) | マイコン応用システムにおけるバス・コントロ−ル回路 | |
| JPS62217329A (ja) | マルチシステムにおけるバツクアツプ方式 | |
| JPH047771A (ja) | 複合系システム | |
| JPS61213960A (ja) | Ｃｐｕ間データ伝送装置 | |
| JPS6278604A (ja) | プロセス入出力回路共有化装置 | |
| JPS59218545A (ja) | ワ−クステ−シヨン装置の画面切換装置 |