JPS638496B2 - - Google Patents
Info
- Publication number
- JPS638496B2 JPS638496B2 JP58035932A JP3593283A JPS638496B2 JP S638496 B2 JPS638496 B2 JP S638496B2 JP 58035932 A JP58035932 A JP 58035932A JP 3593283 A JP3593283 A JP 3593283A JP S638496 B2 JPS638496 B2 JP S638496B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- digital signal
- blocks
- fault
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は同一機能のデイジタル信号処理装置を
複数個有するデイジタル信号処理システムにおけ
る故障診断装置に関する。
複数個有するデイジタル信号処理システムにおけ
る故障診断装置に関する。
近年の大規模集積回路技術とデイジタル信号処
理技術の発達により、従来不可能とされていた高
度な信号処理を実現するデイジタル信号処理装置
が実用化されるようになつている。このような高
度の信号処理を行うデイジタル信号処理装置は、
一般に、複雑な信号処理を実行する信号処理ブロ
ツクを複数個含み、相互に信号をやりとりしなが
ら複雑な制御を実行している。このため、この種
の装置に障害が発生すると、装置が複雑であれば
あるほどその装置に精通した技術者でないと、そ
の障害が発生している場所を特定するのが困難と
なるために、障害の復旧に長時間かかつてしま
う。
理技術の発達により、従来不可能とされていた高
度な信号処理を実現するデイジタル信号処理装置
が実用化されるようになつている。このような高
度の信号処理を行うデイジタル信号処理装置は、
一般に、複雑な信号処理を実行する信号処理ブロ
ツクを複数個含み、相互に信号をやりとりしなが
ら複雑な制御を実行している。このため、この種
の装置に障害が発生すると、装置が複雑であれば
あるほどその装置に精通した技術者でないと、そ
の障害が発生している場所を特定するのが困難と
なるために、障害の復旧に長時間かかつてしま
う。
このため、従来、複数個の信号処理ブロツクか
ら構成されるデイジタル信号処理装置の故障を診
断するために、各信号処理ブロツクごとに障害探
索用試験信号を供給し、その障害探索用試験信号
に対する各信号処理ブロツクから出力される信号
処理結果パターンと予めメモリに記憶されている
正常時の信号処理結果パターンとを照合して、各
信号処理ブロツクごとの故障の有無を判定するよ
うに構成されている故障診断装置がある。しかし
ながら、このような従来の故障診断装置では、予
め正常時の信号処理結果パターンを記憶したメモ
リが必要であるため、障害探索用試験信号のパタ
ーンの長さや種類の数が増加すると、メモリの記
憶容量が増加し、装置規模が増加するという欠点
があつた。
ら構成されるデイジタル信号処理装置の故障を診
断するために、各信号処理ブロツクごとに障害探
索用試験信号を供給し、その障害探索用試験信号
に対する各信号処理ブロツクから出力される信号
処理結果パターンと予めメモリに記憶されている
正常時の信号処理結果パターンとを照合して、各
信号処理ブロツクごとの故障の有無を判定するよ
うに構成されている故障診断装置がある。しかし
ながら、このような従来の故障診断装置では、予
め正常時の信号処理結果パターンを記憶したメモ
リが必要であるため、障害探索用試験信号のパタ
ーンの長さや種類の数が増加すると、メモリの記
憶容量が増加し、装置規模が増加するという欠点
があつた。
一般に、障害によるシステムダウンが許されな
いようなシステムにおいては、同一機能のデイジ
タル信号処理装置からなる現用機と予備機を備
え、現用機に障害が発生した場合には予備機に切
替えてシステムダウンが生じないような構成、所
謂冗長構成をとつてシステムの信頼性を確保して
いる。
いようなシステムにおいては、同一機能のデイジ
タル信号処理装置からなる現用機と予備機を備
え、現用機に障害が発生した場合には予備機に切
替えてシステムダウンが生じないような構成、所
謂冗長構成をとつてシステムの信頼性を確保して
いる。
本発明の目的は同一機能を有するデイジタル信
号処理装置が複数個含まれることを利用した故障
診断装置を提供することにある。
号処理装置が複数個含まれることを利用した故障
診断装置を提供することにある。
本発明の他の目的は簡単な回路構成で実現でき
る故障診断装置を提供することにある。
る故障診断装置を提供することにある。
本発明の故障診断装置は、複雑な信号処理を実
行する信号処理ブロツクを複数個含んだデイジタ
ル信号処理装置を複数個備え、かつこれら複数個
のデイジタル信号処理装置の信号処理機能が同一
であるデイジタル信号処理システムにおいて、そ
れぞれのデイジタル信号処理装置に含まれるそれ
ぞれの信号処理ブロツクに障害探索用試験信号を
供給する試験信号発生回路と、その障害探索用試
験信号に対するそれぞれのデイジタル信号処理装
置のそれぞれの信号処理ブロツクの処理結果がお
互いに一致するか否かを判定する一致回路とを備
え、それぞれの信号処理装置のそれぞれの信号処
理ブロツクに供給された障害探索用試験信号の処
理結果がそれぞれ一致するか否かを判定すること
により各信号処理ブロツクの障害の有無を判定す
る。
行する信号処理ブロツクを複数個含んだデイジタ
ル信号処理装置を複数個備え、かつこれら複数個
のデイジタル信号処理装置の信号処理機能が同一
であるデイジタル信号処理システムにおいて、そ
れぞれのデイジタル信号処理装置に含まれるそれ
ぞれの信号処理ブロツクに障害探索用試験信号を
供給する試験信号発生回路と、その障害探索用試
験信号に対するそれぞれのデイジタル信号処理装
置のそれぞれの信号処理ブロツクの処理結果がお
互いに一致するか否かを判定する一致回路とを備
え、それぞれの信号処理装置のそれぞれの信号処
理ブロツクに供給された障害探索用試験信号の処
理結果がそれぞれ一致するか否かを判定すること
により各信号処理ブロツクの障害の有無を判定す
る。
上記のように構成された本発明の故障診断装置
では、デイジタル信号処理装置の各信号処理ブロ
ツク単位に障害の有無の検証が行なえるため、複
雑なデイジタル信号処理装置においても障害発生
場所を容易に特定でき、装置の保守運用が容易と
なる利点がある。
では、デイジタル信号処理装置の各信号処理ブロ
ツク単位に障害の有無の検証が行なえるため、複
雑なデイジタル信号処理装置においても障害発生
場所を容易に特定でき、装置の保守運用が容易と
なる利点がある。
以下、本発明の実施例について図面を参照しな
がら詳細に説明する。
がら詳細に説明する。
図は本発明の一実施例の構成を示すブロツク図
である。本実施例におけるデイジタル信号処理装
置１０，２０および３０は同一機能を有し、それ
ぞれが並列運転されているものとする。また、デ
イジタル信号処理装置１０，２０および３０はそ
れぞれ３つの信号処理ブロツク１１，１２，１
３、２１，２２，２３および３１，３２，３３に
分割されるものとし、信号処理ブロツク１１，２
１，３１はF1、信号処理ブロツク１２，２２，
３２はF2および信号処理ブロツク１３，２３，
３３はF3なる信号処理機能を有するものとする。
デイジタル信号処理装置１０は図に示すように信
号処理ブロツク１１，１２および１３の入出力に
スイツチ１４，１５，１６および１７を有し、ス
イツチ１４はデイジタル信号処理装置１０への本
来の入力信号と試験信号発生回路４１から試験信
号供給線１０１を介して供給される障害探索用試
験信号との切替を、スイツチ１５は信号処理ブロ
ツク１１の処理結果である出力と入力との切替
を、スイツチ１６は信号処理ブロツク１２の処理
結果である出力と入力との切替をそれぞれ行う。
デイジタル信号処理装置１０が通常動作を行なつ
ているときはスイツチ１４，１５，１６および１
７はすべてＡ側に倒れており、デイジタル信号処
理装置１０への入力信号は先ず信号処理ブロツク
１１に入力してここでF1なる信号処理を受け、
このF1なる信号処理を受けた信号は信号処理ブ
ロツク１２に入力してここでF2なる信号処理を
受け、この信号処理を受けた信号は信号処理ブロ
ツク１３に入力してここでF3なる信号処理を受
け、この信号処理を受けた信号がデイジタル信号
処理装置１０の出力信号として出力する。デイジ
タル信号処理装置２０および３０も同様に動作す
る。
である。本実施例におけるデイジタル信号処理装
置１０，２０および３０は同一機能を有し、それ
ぞれが並列運転されているものとする。また、デ
イジタル信号処理装置１０，２０および３０はそ
れぞれ３つの信号処理ブロツク１１，１２，１
３、２１，２２，２３および３１，３２，３３に
分割されるものとし、信号処理ブロツク１１，２
１，３１はF1、信号処理ブロツク１２，２２，
３２はF2および信号処理ブロツク１３，２３，
３３はF3なる信号処理機能を有するものとする。
デイジタル信号処理装置１０は図に示すように信
号処理ブロツク１１，１２および１３の入出力に
スイツチ１４，１５，１６および１７を有し、ス
イツチ１４はデイジタル信号処理装置１０への本
来の入力信号と試験信号発生回路４１から試験信
号供給線１０１を介して供給される障害探索用試
験信号との切替を、スイツチ１５は信号処理ブロ
ツク１１の処理結果である出力と入力との切替
を、スイツチ１６は信号処理ブロツク１２の処理
結果である出力と入力との切替をそれぞれ行う。
デイジタル信号処理装置１０が通常動作を行なつ
ているときはスイツチ１４，１５，１６および１
７はすべてＡ側に倒れており、デイジタル信号処
理装置１０への入力信号は先ず信号処理ブロツク
１１に入力してここでF1なる信号処理を受け、
このF1なる信号処理を受けた信号は信号処理ブ
ロツク１２に入力してここでF2なる信号処理を
受け、この信号処理を受けた信号は信号処理ブロ
ツク１３に入力してここでF3なる信号処理を受
け、この信号処理を受けた信号がデイジタル信号
処理装置１０の出力信号として出力する。デイジ
タル信号処理装置２０および３０も同様に動作す
る。
次に本発明の故障診断方式について、信号処理
ブロツク１２，２２および３２の故障診断を行う
場合を例にとつて詳細に説明する。故障診断を行
う場合においては、デイジタル信号処理装置１
０，２０および３０のスイツチ１４，２４および
３４は、それぞれＢ側に倒し試験信号発生回路４
１で発生する障害探索用試験信号を試験信号供給
線１０１を介してデイジタル信号処理装置１０，
２０および３０へそれぞれ入力する。スイツチ１
５，２５および３５はそれぞれＢ側に倒し信号処
理ブロツク１２，２２および３２へ障害探索用試
験信号を供給する。スイツチ１６，２６および３
６はＡ側、スイツチ１７，２７および３７はＢ側
に倒し一致回路４２にはそれぞれ信号処理ブロツ
ク１２，２２および３２の処理結果が供給される
ようにする。以上のようなスイツチ制御を行えば
信号処理ブロツク１２，２２および３２へはそれ
ぞれ同一の障害探索用試験信号が供給され、一致
回路４２には信号処理ブロツク１２，２２および
３２の信号処理結果が供給されるようになる。し
たがつて、信号処理ブロツク１２，２２および３
２がすべて正常で障害がなければ入力信号が同じ
であるからそれぞれの出力である処理結果はすべ
て一致するし、障害があれば一致しなくなるので
信号処理ブロツク１２，２２および３２に障害が
あるかどうかは容易に判定できる。
ブロツク１２，２２および３２の故障診断を行う
場合を例にとつて詳細に説明する。故障診断を行
う場合においては、デイジタル信号処理装置１
０，２０および３０のスイツチ１４，２４および
３４は、それぞれＢ側に倒し試験信号発生回路４
１で発生する障害探索用試験信号を試験信号供給
線１０１を介してデイジタル信号処理装置１０，
２０および３０へそれぞれ入力する。スイツチ１
５，２５および３５はそれぞれＢ側に倒し信号処
理ブロツク１２，２２および３２へ障害探索用試
験信号を供給する。スイツチ１６，２６および３
６はＡ側、スイツチ１７，２７および３７はＢ側
に倒し一致回路４２にはそれぞれ信号処理ブロツ
ク１２，２２および３２の処理結果が供給される
ようにする。以上のようなスイツチ制御を行えば
信号処理ブロツク１２，２２および３２へはそれ
ぞれ同一の障害探索用試験信号が供給され、一致
回路４２には信号処理ブロツク１２，２２および
３２の信号処理結果が供給されるようになる。し
たがつて、信号処理ブロツク１２，２２および３
２がすべて正常で障害がなければ入力信号が同じ
であるからそれぞれの出力である処理結果はすべ
て一致するし、障害があれば一致しなくなるので
信号処理ブロツク１２，２２および３２に障害が
あるかどうかは容易に判定できる。
但し、信号処理ブロツク内に初期状態が不定の
カウンターやフリツプフロツプ等が含まれている
と同一の入力信号を入力してもその処理結果が異
なる場合が出てくるので、故障診断に先立つて各
信号処理ブロツクは初期状態が同一となるように
初期設定される必要がある。そこで、本実施例に
おいては試験信号発生回路４１は初期状態制御線
１０２を介して故障診断に先立つて各信号処理ブ
ロツクに初期設定指令を送り、各信号処理ブロツ
クの初期状態を予め定められた状態に設定するよ
うにしている。
カウンターやフリツプフロツプ等が含まれている
と同一の入力信号を入力してもその処理結果が異
なる場合が出てくるので、故障診断に先立つて各
信号処理ブロツクは初期状態が同一となるように
初期設定される必要がある。そこで、本実施例に
おいては試験信号発生回路４１は初期状態制御線
１０２を介して故障診断に先立つて各信号処理ブ
ロツクに初期設定指令を送り、各信号処理ブロツ
クの初期状態を予め定められた状態に設定するよ
うにしている。
以上の考えに基づいて各スイツチを制御して信
号処理ブロツク１１，２１および３１の組合せ
と、信号処理ブロツク１３，２３および３３の組
合せについてその信号処理結果が一致するか否か
を一致回路４２で判定すれば容易にどの信号処理
ブロツクで障害が発生しているか否か容易に判定
できる。
号処理ブロツク１１，２１および３１の組合せ
と、信号処理ブロツク１３，２３および３３の組
合せについてその信号処理結果が一致するか否か
を一致回路４２で判定すれば容易にどの信号処理
ブロツクで障害が発生しているか否か容易に判定
できる。
つまり、本発明は同一信号処理機能を有する信
号処理ブロツクへ同一パターンの障害探索試験信
号を入力すれば、その処理結果はそれぞれの信号
処理ブロツクが正常に動作している限り一致する
という事に着目しているので、障害探索用試験信
号に対する各信号処理ブロツクの信号処理結果パ
ターンつまり出力信号パターンを記憶しておく必
要がない。したがつて、障害の有無を判定する一
致回路４２は単に複数個の入力パターンがお互い
に一致するか否かを判定するだけで済むので非常
に簡単な回路構成で実現できる。
号処理ブロツクへ同一パターンの障害探索試験信
号を入力すれば、その処理結果はそれぞれの信号
処理ブロツクが正常に動作している限り一致する
という事に着目しているので、障害探索用試験信
号に対する各信号処理ブロツクの信号処理結果パ
ターンつまり出力信号パターンを記憶しておく必
要がない。したがつて、障害の有無を判定する一
致回路４２は単に複数個の入力パターンがお互い
に一致するか否かを判定するだけで済むので非常
に簡単な回路構成で実現できる。
以上の実施例の説明から明らかなように、本発
明の故障診断装置においては各信号処理ブロツク
の障害探索用試験信号に対する正常時の信号処理
結果パターンを記憶する必要がないので、障害探
索用試験信号パターンの長さや種類の数を増加さ
せても装置規模があまり増大することがないとい
う効果がある。
明の故障診断装置においては各信号処理ブロツク
の障害探索用試験信号に対する正常時の信号処理
結果パターンを記憶する必要がないので、障害探
索用試験信号パターンの長さや種類の数を増加さ
せても装置規模があまり増大することがないとい
う効果がある。
図は本発明による故障診断装置の一実施例の構
成を示すブロツク図である。 １０，２０および３０は同一機能のデイジタル
信号処理装置、１１，２１、および３１はF1な
る信号処理を行う信号処理ブロツク、１２，２２
および３２はF2なる信号処理を行う信号処理ブ
ロツク、１３，２３および３３はF3なる信号処
理を行う信号処理ブロツク、１４，１５，１６，
１７，２４，２５，２６，２７，３４，３５，３
６および３７はスイツチ、１０１は障害探索用試
験信号供給線、１０２は初期状態制御線、４１は
試験信号発生回路、４２は一致回路をそれぞれあ
らわしている。
成を示すブロツク図である。 １０，２０および３０は同一機能のデイジタル
信号処理装置、１１，２１、および３１はF1な
る信号処理を行う信号処理ブロツク、１２，２２
および３２はF2なる信号処理を行う信号処理ブ
ロツク、１３，２３および３３はF3なる信号処
理を行う信号処理ブロツク、１４，１５，１６，
１７，２４，２５，２６，２７，３４，３５，３
６および３７はスイツチ、１０１は障害探索用試
験信号供給線、１０２は初期状態制御線、４１は
試験信号発生回路、４２は一致回路をそれぞれあ
らわしている。
Claims (1)
- １ 複雑な信号処理を実行する信号処理ブロツク
を複数個含んだデイジタル信号処理装置を複数個
備え、かつ前記複数個のデイジタル信号処理装置
の信号処理機能が同一であるデイジタル信号処理
システムにおいて、前記複数個のデイジタル信号
処理装置の前記各々の信号処理ブロツクに障害探
索用試験信号を供給する手段と、前記障害探索用
試験信号に対する前記複数個のデイジタル信号処
理装置の前記各々の信号処理ブロツクの信号処理
結果がそれぞれお互に一致するか否かを判定する
手段とを備えたことを特徴とする故障診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035932A JPS59161745A (ja) | 1983-03-07 | 1983-03-07 | 故障診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035932A JPS59161745A (ja) | 1983-03-07 | 1983-03-07 | 故障診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59161745A JPS59161745A (ja) | 1984-09-12 |
| JPS638496B2 true JPS638496B2 (ja) | 1988-02-23 |
Family
ID=12455796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58035932A Granted JPS59161745A (ja) | 1983-03-07 | 1983-03-07 | 故障診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59161745A (ja) |
-
1983
- 1983-03-07 JP JP58035932A patent/JPS59161745A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59161745A (ja) | 1984-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3812468A (en) | Multiprocessing system having means for dynamic redesignation of unit functions | |
| US3665173A (en) | Triple modular redundancy/sparing | |
| US3805039A (en) | High reliability system employing subelement redundancy | |
| US5357491A (en) | Clock selection control device | |
| US4081662A (en) | Clock supervision in digital systems | |
| JPS59161745A (ja) | 故障診断装置 | |
| US3665174A (en) | Error tolerant arithmetic logic unit | |
| SU645160A2 (ru) | Устройство дл указани неисправности в дублированных дискретных автоматах | |
| JPS599304Y2 (ja) | 入出力装置診断装置 | |
| JPS63298449A (ja) | デ−タ処理装置 | |
| KR100263923B1 (ko) | 신호 처리 이중화 회로 | |
| JPS603225B2 (ja) | 主記憶装置情報修復方式 | |
| JPH08125717A (ja) | 二重化構成の伝送装置の監視制御システム | |
| JPS63156465A (ja) | 時間スイツチ回路のデ−タ格納域監視方式 | |
| JPH02136936A (ja) | 情報処理システム | |
| JPH05134945A (ja) | バスインターフエース機構 | |
| JPS59223856A (ja) | 演算装置 | |
| JPS6146860B2 (ja) | ||
| JPH02241338A (ja) | 監視制御装置 | |
| JPS6145266B2 (ja) | ||
| JPH05257727A (ja) | 伝送路切り替え制御方法 | |
| JPH03192892A (ja) | 切り換え制御回路 | |
| JPH06161799A (ja) | Ｃｐｕ多重化瞬時切換装置 | |
| JPS58105649A (ja) | ２重ル−プ状デ−タ伝送システムのデ−タ伝送方法 | |
| JPS6039964A (ja) | 緊急制御回路の試験方式 |