JPS6387769A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS6387769A JPS6387769A JP62178225A JP17822587A JPS6387769A JP S6387769 A JPS6387769 A JP S6387769A JP 62178225 A JP62178225 A JP 62178225A JP 17822587 A JP17822587 A JP 17822587A JP S6387769 A JPS6387769 A JP S6387769A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- type region
- type
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電界効果トランジスタに関する。
電界効果トランジスタは、本質的に周波数特性に秀れ、
更に熱的にも安定であることから高周波高出力用途とし
て秀れた利点を有している。
更に熱的にも安定であることから高周波高出力用途とし
て秀れた利点を有している。
高周波高出力用途に適した電界効果トランジスタの一例
として、Ｎ−型の半導体基板内に環状のＰ型領域と、さ
らにその内に形成された環状の１−型領域を有し、との
Ｎ＋型領域内の半導体基板上にゲート酸化膜とその上の
ゲート電極とを備え、半導体基板。ｉ面よはトツイ７電
極を有し、またＮ＋領領域はソース電極を有するもので
ある。
として、Ｎ−型の半導体基板内に環状のＰ型領域と、さ
らにその内に形成された環状の１−型領域を有し、との
Ｎ＋型領域内の半導体基板上にゲート酸化膜とその上の
ゲート電極とを備え、半導体基板。ｉ面よはトツイ７電
極を有し、またＮ＋領領域はソース電極を有するもので
ある。
本構造による電界効果トランジスタは、ゲート電極下に
ゲート酸化膜を介して存在する部分のＰ型領域がチャン
ネルとして動作し、電荷はこのチャンネルを通った後、
Ｐ型領域に囲まれた部分の半導体基板を通って、この半
導体基板の裏面のドレイン電極から取り出される。従っ
て、かかる電界効果トランジスタはチャンネル長がＰ型
領域とＮ＋型領領域深さの差となシ、短かく規定される
ので高周波特性が優れ、高周波用途に適しており、電荷
がＰ型領域で囲まれる半導体基板の部分を通りて半導体
基板の裏面から取り出されるので、高い耐圧が得られる
。とのため、高耐圧高出力用途に適している。
ゲート酸化膜を介して存在する部分のＰ型領域がチャン
ネルとして動作し、電荷はこのチャンネルを通った後、
Ｐ型領域に囲まれた部分の半導体基板を通って、この半
導体基板の裏面のドレイン電極から取り出される。従っ
て、かかる電界効果トランジスタはチャンネル長がＰ型
領域とＮ＋型領領域深さの差となシ、短かく規定される
ので高周波特性が優れ、高周波用途に適しており、電荷
がＰ型領域で囲まれる半導体基板の部分を通りて半導体
基板の裏面から取り出されるので、高い耐圧が得られる
。とのため、高耐圧高出力用途に適している。
このような構成の他の利点は笛１に、ゲート電極下のチ
ャンネル部分とドレイン電極とが離れておシ、帰還容量
が非常に小さいことが挙げられる。
ャンネル部分とドレイン電極とが離れておシ、帰還容量
が非常に小さいことが挙げられる。
更に、第２に、電荷はＰ型領域で囲まれる部分の半導体
基板を通して取り出されるので、一般の圧高出力動作事
−町′能となる。しかしながら、射出は半導体基板とＰ
型領域とのＰ −Ｎ接合の逆討圧の大きさで決定される
。更に電力利得は半導体基板のＰ型領域に囲まれた部分
での内部抵抗で制約される。従って、高耐圧化のために
半導体基板の不純物濃度を下げると電力利得が減少し、
反対に高利得化のために半導体基板の不純物＠変を上げ
ると耐圧が低下するという問題が生じる。更に、チャン
ネルとして作用するＰ型領域の不純物濃度は低いために
、このＰ型領域の内部抵抗は小さくできず、電力利得が
小さくできないという問題がある。
基板を通して取り出されるので、一般の圧高出力動作事
−町′能となる。しかしながら、射出は半導体基板とＰ
型領域とのＰ −Ｎ接合の逆討圧の大きさで決定される
。更に電力利得は半導体基板のＰ型領域に囲まれた部分
での内部抵抗で制約される。従って、高耐圧化のために
半導体基板の不純物濃度を下げると電力利得が減少し、
反対に高利得化のために半導体基板の不純物＠変を上げ
ると耐圧が低下するという問題が生じる。更に、チャン
ネルとして作用するＰ型領域の不純物濃度は低いために
、このＰ型領域の内部抵抗は小さくできず、電力利得が
小さくできないという問題がある。
本発明は、高耐圧で電力利得が大きく、かつ高周波特性
の優れた電界効果トランジスタを提供するものである。
の優れた電界効果トランジスタを提供するものである。
本発明によれば、−導電型で第１の不純物濃度の半導体
基板領域と、この半導体基板領域の表面に、その所定部
をはさんで互いに対向する部分を有するように形成さ一
導電型で、第１の深さとを有するｘｉの領域と、この第
１の領域の互いに対向する部分内に、それぞれ形成され
た対向する部分を有する一導電型の第２の領域と、半導
体基板領域の所定部表面に形成された一導電型で第１の
不純物濃度よシ高い第３の不純物濃度の第３の領域と、
第２の領域の前記第３の領域とはよ反対側に第１の領域
に接して形成さ一導電型で第１の深さよりも深い第２の
深さ台を有する第４の領域と、第２の領域よシ第３の領
域側の第１の領域上および第３の領域上に絶縁膜を介し
て連続的に形成されたゲート電極と、第２の領域に接触
するソース電極と、半導体基板に接続するドレイン電極
とを有し、第１の領域に電位を与える！極は第４の領域
に接触している電界効果トランジスタを得る。
基板領域と、この半導体基板領域の表面に、その所定部
をはさんで互いに対向する部分を有するように形成さ一
導電型で、第１の深さとを有するｘｉの領域と、この第
１の領域の互いに対向する部分内に、それぞれ形成され
た対向する部分を有する一導電型の第２の領域と、半導
体基板領域の所定部表面に形成された一導電型で第１の
不純物濃度よシ高い第３の不純物濃度の第３の領域と、
第２の領域の前記第３の領域とはよ反対側に第１の領域
に接して形成さ一導電型で第１の深さよりも深い第２の
深さ台を有する第４の領域と、第２の領域よシ第３の領
域側の第１の領域上および第３の領域上に絶縁膜を介し
て連続的に形成されたゲート電極と、第２の領域に接触
するソース電極と、半導体基板に接続するドレイン電極
とを有し、第１の領域に電位を与える！極は第４の領域
に接触している電界効果トランジスタを得る。
かかる電界効果トランジスタによれば、第３の領域によ
って半導体基板の不純物濃度を上げなくとも、ドレイン
取出抵抗が減少し、第４の領域によって第２の領域の等
髄内部抵抗を小さくでき、高電力利得を得ることができ
る。また、半導体基板の不純物濃度を上げ表くて良いの
で耐圧の低下はなく、逆に第３の一領域上にもゲート電
極があるので高耐圧となる。
って半導体基板の不純物濃度を上げなくとも、ドレイン
取出抵抗が減少し、第４の領域によって第２の領域の等
髄内部抵抗を小さくでき、高電力利得を得ることができ
る。また、半導体基板の不純物濃度を上げ表くて良いの
で耐圧の低下はなく、逆に第３の一領域上にもゲート電
極があるので高耐圧となる。
次に、本発明を図面を参照して、より詳細に説明する。
まず、本発明の基礎となる構造の電界効果トランジスタ
を、その製造工程を追って第１〜５図を参照して説明す
る。
を、その製造工程を追って第１〜５図を参照して説明す
る。
第１図は半導体基板４１であり、ここでは数Ω〜数十Ω
程度の抵抗率を有するＮＷシリコン基板である。半導体
基板４１上には基板４１より低い抵抗率（数百ｍΩ〜数
十〇）のＮ型領域４２がその厚さはＩＲｎから数十μｍ
８度に形成されている。領域４２の形成方法は、不純物
気相拡散、固相拡散、イオン打込、エピタキシャル成長
等によるものであり、そのプロセスの詳細は既知のもの
とし省略する。
程度の抵抗率を有するＮＷシリコン基板である。半導体
基板４１上には基板４１より低い抵抗率（数百ｍΩ〜数
十〇）のＮ型領域４２がその厚さはＩＲｎから数十μｍ
８度に形成されている。領域４２の形成方法は、不純物
気相拡散、固相拡散、イオン打込、エピタキシャル成長
等によるものであり、そのプロセスの詳細は既知のもの
とし省略する。
第２図に示す如く、半導体基板４１及びＮ型領域４２上
には、第２のゲート領域となる環状のＰ型領域４３を不
純物拡散あるいはイオン打込み等・１１ により選択的に形１１ｉれる。このＰ型領域４３の拡散
層の深さは１ｐｒｒｒ＝什敷μｍ程度が望ましく、Ｎ型
領域４２よりも深く形成される。
には、第２のゲート領域となる環状のＰ型領域４３を不
純物拡散あるいはイオン打込み等・１１ により選択的に形１１ｉれる。このＰ型領域４３の拡散
層の深さは１ｐｒｒｒ＝什敷μｍ程度が望ましく、Ｎ型
領域４２よりも深く形成される。
次に第３図に示す如く、第２図のＰ型領域４３の形成と
同様の方法でＰ型領域４３の内部にソース領域となるべ
きＮ型領域４４を形成する。Ｐ型領域４３の拡散層の深
さり、とＮ型領域４４の拡散層の深さり、との差（、Ｌ
ｌ−Ｌ、”）が、電界効果トランジスタのチャンネル長
に相当し、ｂ佃から数μｍ程度もしくは、それ以下に制
御する必要がある。
同様の方法でＰ型領域４３の内部にソース領域となるべ
きＮ型領域４４を形成する。Ｐ型領域４３の拡散層の深
さり、とＮ型領域４４の拡散層の深さり、との差（、Ｌ
ｌ−Ｌ、”）が、電界効果トランジスタのチャンネル長
に相当し、ｂ佃から数μｍ程度もしくは、それ以下に制
御する必要がある。
第４図はＰ型領域４３のうち、互いに対向している部分
側の領域上にゲート絶縁膜となる絶縁物層４５を形成し
た工程の図である。絶縁物層４５の厚さは数百久〜数千
Ｘに形成される。
側の領域上にゲート絶縁膜となる絶縁物層４５を形成し
た工程の図である。絶縁物層４５の厚さは数百久〜数千
Ｘに形成される。
次に第５図に示す如く、Ｎ型領域４４上にはソース電極
４６、絶縁物層４５上には第１のゲート電極４７を設置
し、更ＫＰ型領域４３上には、第２のゲート電極４８を
半導体基板４１の下部面にはドレイン電極４９を設置し
ている。電極材料としてはアルミニウム、←が侵出され
るが、特に第１のゲート電極４７に斗シリコン等の半導
体、あるいは耐熱性の良好な金属、例えば、モリブデン
等を使用するととが望ましい。
４６、絶縁物層４５上には第１のゲート電極４７を設置
し、更ＫＰ型領域４３上には、第２のゲート電極４８を
半導体基板４１の下部面にはドレイン電極４９を設置し
ている。電極材料としてはアルミニウム、←が侵出され
るが、特に第１のゲート電極４７に斗シリコン等の半導
体、あるいは耐熱性の良好な金属、例えば、モリブデン
等を使用するととが望ましい。
以上のような製造は、一般的に、シリコン基板にプレー
ナ技術を適用して行なわれ、最終的には高周波、高出力
用途に適した電界効果トランジスタが形成されることに
なる。
ナ技術を適用して行なわれ、最終的には高周波、高出力
用途に適した電界効果トランジスタが形成されることに
なる。
ところで第５図に示すような構造は、全体の大きさが極
小であることから第２のゲート電極４８をＰ型領域４３
上に設置することが実際上困難であシ、本発明によれば
第６図に示す如く、Ｐ型領域４３を形成する第２図の工
程の前に同じＰ型領域４３′をあらかじめ２厘領域４３
に接する位置に形成しておき、この領域４３′上ＶＣｇ
２のゲート電極４８を設置するようにしている。このＰ
型領域４３′によって、第２のゲー１［ｆｆ１４８と接
触する部分が広くな夛、Ｐ型領域４３．４３’の内部抵
抗が減少し電力利得が高くなる。又、ドレイン領域の型
層５２にドレイン電極４９をＮ−壓ｒｒ１５１上にＮ型
１４２を形成することが良い。
小であることから第２のゲート電極４８をＰ型領域４３
上に設置することが実際上困難であシ、本発明によれば
第６図に示す如く、Ｐ型領域４３を形成する第２図の工
程の前に同じＰ型領域４３′をあらかじめ２厘領域４３
に接する位置に形成しておき、この領域４３′上ＶＣｇ
２のゲート電極４８を設置するようにしている。このＰ
型領域４３′によって、第２のゲー１［ｆｆ１４８と接
触する部分が広くな夛、Ｐ型領域４３．４３’の内部抵
抗が減少し電力利得が高くなる。又、ドレイン領域の型
層５２にドレイン電極４９をＮ−壓ｒｒ１５１上にＮ型
１４２を形成することが良い。
本発明によれ７ば、Ｐ型領域４３とＮ型領域４４との拡
散深さの差がチャンネル長となシ、これを極めて小さく
できるので高周波特性が優れている＠また、Ｐ型領域４
３間のＮ２Ｗ領域４２によってドレイン導出抵抗を小さ
くでき、Ｐ型領域４３′によってＰ型領域４３の実質的
内部抵抗（即ち、第２ゲート１！極４８の動作内部抵抗
）を小さくできるので電力利得を大きくできる。ドレイ
ン電圧は、Ｐ型領域４３で囲まれるＮ−型層５１を介し
てＮ型層４２表面に与えられるので、ドレイン耐圧が高
くなる。このｇｆｆＸＮ型層４２は、比較的不純物濃度
が高くＰ型領域４３からの空乏層が伸びにくくなってい
るが、この上のゲート電極には、ゲート電圧（これはド
レイン電位よシもソース電位に近い）が与えられている
ので、空乏層を伸びやすくしている。従って、ドレイン
耐圧がよシー層高くなっている。
散深さの差がチャンネル長となシ、これを極めて小さく
できるので高周波特性が優れている＠また、Ｐ型領域４
３間のＮ２Ｗ領域４２によってドレイン導出抵抗を小さ
くでき、Ｐ型領域４３′によってＰ型領域４３の実質的
内部抵抗（即ち、第２ゲート１！極４８の動作内部抵抗
）を小さくできるので電力利得を大きくできる。ドレイ
ン電圧は、Ｐ型領域４３で囲まれるＮ−型層５１を介し
てＮ型層４２表面に与えられるので、ドレイン耐圧が高
くなる。このｇｆｆＸＮ型層４２は、比較的不純物濃度
が高くＰ型領域４３からの空乏層が伸びにくくなってい
るが、この上のゲート電極には、ゲート電圧（これはド
レイン電位よシもソース電位に近い）が与えられている
ので、空乏層を伸びやすくしている。従って、ドレイン
耐圧がよシー層高くなっている。
体の電導型は全て反対のものが用いられる。また、Ｐ型
領域４３やＮ型領域４４は望ましくは丸い環状に形成さ
れるが他の形状の環状でもよく、マた対向する２つの領
域に形成し、外部配線でこれらを接続したもので同様の
効果が期待される。
領域４３やＮ型領域４４は望ましくは丸い環状に形成さ
れるが他の形状の環状でもよく、マた対向する２つの領
域に形成し、外部配線でこれらを接続したもので同様の
効果が期待される。
以上、説明してきたように本発明によれば高周波特性が
より改善され、しかも高耐圧で高出力用途に適した電界
効果トランジスタを容易に実現しうるものである。
より改善され、しかも高耐圧で高出力用途に適した電界
効果トランジスタを容易に実現しうるものである。
第１図〜第５図は、本発明の基礎となる構造の電界効果
トランジスタの製造の各工程における断面図、第６図は
本発明の一実施例の断面図である。 ４９・・・・・・ドレイン電極、４６・・・・・・第１
ゲート電極、４８・・・・・・第２ゲート電極、４７・
・・・・・ソース電極、４１・・・・・・半導体基板、
１２，４３．４３’・・・・・・Ｐ型答１目 茶２０ 第 ３ 目 第４８ 不５図 ４ダ 第 ６ 図
トランジスタの製造の各工程における断面図、第６図は
本発明の一実施例の断面図である。 ４９・・・・・・ドレイン電極、４６・・・・・・第１
ゲート電極、４８・・・・・・第２ゲート電極、４７・
・・・・・ソース電極、４１・・・・・・半導体基板、
１２，４３．４３’・・・・・・Ｐ型答１目 茶２０ 第 ３ 目 第４８ 不５図 ４ダ 第 ６ 図
Claims (1)
- 一導電型で第１の不純物濃度の半導体基体領域と、該
半導体基体領域の表面にその所定部をはさんで互いに対
向する部分を有するように形成された他の導電型で第１
の深さを有する第１の領域と、該第１の領域の互いに対
向する前記部分内にそれぞれ形成された部分を有する前
記一導電型の第２の領域と、前記第１の領域の互いに対
向する前記部分間の前記半導体基体領域の表面に形成さ
れた前記一導電型で、前記第１の不純物濃度よりも高い
第２の不純物濃度を有する第３の領域と、前記第２の領
域の前記第３の領域とは反対側に形成された前記他の導
電型で前記第１の深さより深い第２の深さを有し、前記
第１の領域と接触する第４の領域と、前記第２の領域よ
り前記第３の領域側の前記第１の領域の表面および前記
第３の領域の表面に絶縁膜を介して連続的に形成された
ゲート電極と、前記第２の領域に接触するソース電極と
、前記半導体基体領域に接続するドレイン電極とを有し
、前記第１の領域へ電位を与える電極は、前記第４の領
域に接触することを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62178225A JPS6387769A (ja) | 1987-07-17 | 1987-07-17 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62178225A JPS6387769A (ja) | 1987-07-17 | 1987-07-17 | 電界効果トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6594377A Division JPS54885A (en) | 1977-06-03 | 1977-06-03 | Manufacture of field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6387769A true JPS6387769A (ja) | 1988-04-19 |
Family
ID=16044777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62178225A Pending JPS6387769A (ja) | 1987-07-17 | 1987-07-17 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387769A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477130A (en) * | 1993-07-07 | 1995-12-19 | Sanyo Electric Co., Ltd. | Battery pack with short circuit protection |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5046081A (ja) * | 1973-08-28 | 1975-04-24 | ||
| JPS5185381A (ja) * | 1975-01-24 | 1976-07-26 | Hitachi Ltd |
-
1987
- 1987-07-17 JP JP62178225A patent/JPS6387769A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5046081A (ja) * | 1973-08-28 | 1975-04-24 | ||
| JPS5185381A (ja) * | 1975-01-24 | 1976-07-26 | Hitachi Ltd |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477130A (en) * | 1993-07-07 | 1995-12-19 | Sanyo Electric Co., Ltd. | Battery pack with short circuit protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| JPH0336311B2 (ja) | ||
| JPH04309234A (ja) | 半導体装置及びその製造方法 | |
| JPH02263473A (ja) | 半導体装置及び半導体記憶装置 | |
| JP2573736B2 (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| JPH0526352B2 (ja) | ||
| JP3582890B2 (ja) | 半導体装置 | |
| JPS63287064A (ja) | Ｍｉｓ形半導体装置およびその製造方法 | |
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| JP3402905B2 (ja) | 半導体素子 | |
| JP3535542B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JP3109274B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6055995B2 (ja) | 接合型電界効果トランジスタ | |
| JPS62122175A (ja) | 半導体装置 | |
| JP2917720B2 (ja) | 縦型電界効果トランジスタ | |
| JPH0523497B2 (ja) | ||
| JPS61187273A (ja) | 半導体装置 | |
| JP3082800B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03793B2 (ja) | ||
| JPS5858815B2 (ja) | イオン注入法 | |
| JPH02105576A (ja) | 電界効果トランジスタ | |
| JPH0770722B2 (ja) | 半導体装置の製造方法 | |
| JP3395282B2 (ja) | 定電圧発生装置 | |
| JPS58173845A (ja) | 半導体装置 | |
| JPS63245960A (ja) | 電界効果半導体装置 |