JPS6388835A - フリツプチツプ用パツケ−ジ - Google Patents

フリツプチツプ用パツケ−ジ

Info

Publication number
JPS6388835A
JPS6388835A JP23502386A JP23502386A JPS6388835A JP S6388835 A JPS6388835 A JP S6388835A JP 23502386 A JP23502386 A JP 23502386A JP 23502386 A JP23502386 A JP 23502386A JP S6388835 A JPS6388835 A JP S6388835A
Authority
JP
Japan
Prior art keywords
package
semiconductor chip
chip
bumps
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23502386A
Other languages
English (en)
Inventor
Masatake Kotani
誠剛 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23502386A priority Critical patent/JPS6388835A/ja
Publication of JPS6388835A publication Critical patent/JPS6388835A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 集積回路が形成された半導体チップを、他の回路と組み
合わせてシステム化する工程において、接続のための加
熱により集積回路の特性が劣化する問題を解決するため
に、絶縁層の開口部に形成された低融点、軟金属よりな
る突起を有するフリップチップ用パッケージを提起し、
接続のための加熱過程をなくして、完全な電気的接続を
得るようにした。
〔産業上の利用分野〕
本発明は半導体チップを接続する際に集積回路の特性を
劣化させないフリップチップ用パッケージの構造に関す
る。
集積回路が形成された半導体チップを、他の回路と組み
合わせるためのパンケージは種々あるが、その内、チッ
プ表面の接続端子とパッケージ上の配線とを向かい合わ
せて接続するフリップチップ用パッケージは電気信号の
伝達性に優れているため、高速集積回路用のパッケージ
として使用されることが多くなってきた。
・そのため、多様の機能、および特性をもつ半導体チッ
プの性能を劣化させることなく、確実に接続できるフリ
ップチップ用パッケージの実現が望まれる。
〔従来の技術〕
第3図は従来のフリップチップ用パッケージの断面図で
ある。
図において、アルミナ等よりなるセラミック基板13の
上に、配線上4を形成する。
つぎに、チップの接続端子位置に対応した位置の配線1
4上に直接、不定形の半田バンプ15を形成する。
以上の構造のパッケージと半導体デツプとの接続は、こ
のパッケージの上に大体の位置合わせをして半導体チッ
プを載せて、加熱処理をして行われる。
加熱処理により、半田バンプは溶融し、表面張力により
半導体チップ上の接続用金属端子と、パッケージ上の配
線金属とを接近させ、自動的に位置合わせがなされる。
〔発明が解決しようとする問題点〕
従来のフリップチップ用パッケージは、加熱による半田
バンプの溶融を用いた位置合わせ、および接続を行って
いるため、加熱による性能劣化が予想される半導体チッ
プには適用できないという問題があった。
〔問題点を解決するための手段〕 上記問題点の解決は、集積回路が形成された半導体チッ
プの接続端子位置に対応して配置された導電性の突起と
、該突起に電気的に接続された配線とを有する基板より
なり、 該突起が、該配線上に被着された絶縁層に形成された開
口部内に半田より低融点で、かつ軟らかい金属で形成さ
れ、 該開口部の容積が該突起の体積より小さいことを特徴と
するフリップチップ用パッケージにより達成される。
〔作用〕
本発明のパンケージは絶縁層に開けられた開口部の寸法
で決められた形状をもつ低融点、軟金属のバンプを有す
るため、半導体チップの端子配列に適応したバンプ形成
が容易であり、また、パッケージと半導体チップの接続
は低融点、軟金属のバンプを介して加圧して行うため、
加熱処理を必要としないで行うことができる。
〔実施例〕
第1図(1)、(2)は本発明のフリップチップ用パッ
ケージの断面図と平面図である。
図において、アルミナ等よりなるセラミック基板1の上
に、金(Au)、または銅(Co)よりなる接地用配線
2を形成する。
接地用配線2の上に絶縁層としてポリイミド樹脂層3を
被着し、この上に通常のりソグラフィによるパターニン
グを用いて、Cuよりなる信号用の配線4を形成する。
配線4を覆ってポリイミド樹脂層5を被着し、半導体チ
ップの接続端子位置に対応した位置の配線4上に接続用
の開口部を形成する。
ポリイミド樹脂層5の厚さが不足の場合はさらに、位置
決め用絶縁層としてポリイミド樹脂層6を開口部の周囲
に堤状に形成する。
開口部内に半田より低融点で、かつ軟らかい金属として
、例えばインジウム(In)バンプ7を挿入し、圧接す
る。
以上の構造のパンケージと半導体チップとの接続方法の
例を第2図により説明する。
第2図は本発明のパンケージと半導体チップとの接続方
法を説明する断面図である。
図において、台8」二に本発明のパッケージ9を置き、
位置合わせ治具lOをパッケージ9の上に被せ、半導体
チップ11と、チップ押さえ治具12を順次パッケージ
9の上に載せる。。
位置合わせ治具10には半導体チップ11の外形寸法に
合わせた孔が開けてあり、パッケージ9に半導体チップ
11を対向させて、チップ押さえ治具12により圧力を
かけてInバンプ7を介して両者を接着する。
この際、Inハンプ7は変形するが、位置決め用絶縁層
6によって、変形する範囲を決められているため、隣接
端子と接触することはない。
〔発明の効果〕 以上詳細に説明したように本発明によれば、加熱処理を
することなくパッケージと半導体チップとの接続が可能
となり、このために熱によって性能劣化が予想されるジ
ョセフソン素子の集積回路等の半導体チップに対して高
信頬のパッケージが得られる。
【図面の簡単な説明】
第1図(11、(2)は本発明のフリップチップ用パン
ケージの断面図と平面図、 第2図は本発明のパッケージと半導体チップとの接続方
法を説明する断面図、 第3図は従来のフリップチップ用パンケージの断面図で
ある。 図において、 1はセラミック基板、 2はAu 、またはCuよりなる接地用配線、3は絶縁
層でポリイミド樹脂層、 4はCuよりなる信号用配線、 5は絶縁層でポリイミド樹脂層、 6は位置決め用絶縁層でポリイミド樹脂層、7は低融点
、軟金属バンプでInバンプ、8は台、 9は本発明のパッケージ、 10は位置合わせ治具、 11は半導体チップ、 12はチップ押さえ治具 V東伺n断C ,%3 9図 囲

Claims (1)

  1. 【特許請求の範囲】 集積回路が形成された半導体チップの接続端子位置に対
    応して配置された導電性の突起と、該突起に電気的に接
    続された配線とを有する基板よりなり、 該突起が、該配線上に被着された絶縁層に形成された開
    口部内に、半田より低融点で、かつ軟らかい金属で形成
    され、 該開口部の容積が該突起の体積より小さい ことを特徴とするフリップチップ用パッケージ。
JP23502386A 1986-10-02 1986-10-02 フリツプチツプ用パツケ−ジ Pending JPS6388835A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23502386A JPS6388835A (ja) 1986-10-02 1986-10-02 フリツプチツプ用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23502386A JPS6388835A (ja) 1986-10-02 1986-10-02 フリツプチツプ用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS6388835A true JPS6388835A (ja) 1988-04-19

Family

ID=16979933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23502386A Pending JPS6388835A (ja) 1986-10-02 1986-10-02 フリツプチツプ用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS6388835A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03257899A (ja) * 1990-03-07 1991-11-18 Mitsubishi Electric Corp 半導体装置の位置決め方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03257899A (ja) * 1990-03-07 1991-11-18 Mitsubishi Electric Corp 半導体装置の位置決め方法

Similar Documents

Publication Publication Date Title
US5742100A (en) Structure having flip-chip connected substrates
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
JP3481444B2 (ja) 半導体装置及びその製造方法
US6753208B1 (en) Wafer scale method of packaging integrated circuit die
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
KR930010086B1 (ko) 반도체 집적회로장치
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6548326B2 (en) Semiconductor device and process of producing same
US5863812A (en) Process for manufacturing a multi layer bumped semiconductor device
JPS62281435A (ja) 半導体装置
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2674536B2 (ja) チップキャリア半導体装置及びその製造方法
JPS6388835A (ja) フリツプチツプ用パツケ−ジ
JPH0363813B2 (ja)
CN100468729C (zh) 覆晶连接埋入式无源元件的集成电路装置及其制造方法
JP2841825B2 (ja) 混成集積回路
JP2652222B2 (ja) 電子部品搭載用基板
JPH0436115Y2 (ja)
US6433415B2 (en) Assembly of plurality of semiconductor devices
JP2841822B2 (ja) 混成集積回路の製造方法
JPH04127547A (ja) Lsi実装構造体
JPH11317424A (ja) 半導体装置の実装方法および実装構造
JPH01286430A (ja) 半導体チップの実装方法
JPH0254946A (ja) 半導体チップの実装方法
JP3674550B2 (ja) 半導体装置