JPS6393231A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPS6393231A JPS6393231A JP61239715A JP23971586A JPS6393231A JP S6393231 A JPS6393231 A JP S6393231A JP 61239715 A JP61239715 A JP 61239715A JP 23971586 A JP23971586 A JP 23971586A JP S6393231 A JPS6393231 A JP S6393231A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current mirror
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001052 transient effect Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000007257 malfunction Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Stereo-Broadcasting Methods (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、トランジスタ回路に関し、特に印加電源電圧
が一定の電圧以下の状態において接続された信号処理回
路をし中断することによって、を源投入時、及び、減電
圧時の誤動作を防止する基準電圧回路としてのトランジ
スタ回路に関する。
が一定の電圧以下の状態において接続された信号処理回
路をし中断することによって、を源投入時、及び、減電
圧時の誤動作を防止する基準電圧回路としてのトランジ
スタ回路に関する。
一般に、２Ｍステレオチューナー等においては、ステレ
オ信号とともに送信されてくるステレオＩ（イロット信
号を検出し、ステレオモードを判別し、ＬＥＤ等を駆動
して表示する機能を有している。
オ信号とともに送信されてくるステレオＩ（イロット信
号を検出し、ステレオモードを判別し、ＬＥＤ等を駆動
して表示する機能を有している。
第３図に、一般的なＦＭステレオテエーナーのＬＥＤ駆
動回路の一実施例を示す。第３図においてトランジスタ
Ｑｌ、Ｑ２．Ｑ４ツェナーダイオード１、抵抗Ｒ１は、
基準電圧回路を構成し、トランジスｐ Ｑａ 〜Ｑｕ、
ダーイオード７．９、抵抗Ｒ３〜Ｒ７、ダイオード７．
９、定電流源８，１０は、比較回路、シエミットトリガ
回路を構成し、トランジスタＱ７とダイオード６は、Ｌ
ＥＤ５のドライブ回路を構成する。比較回路の入力でめ
るトランジスタＱｔｏのベースには、ステレオノくイロ
ット信号しベル検出回路工１から、入カッ（イロット信
号レベルに応じたＤＣＸ圧が入力される。比較回路の他
方の入力であるトランジスタＱｌｌのペースには、基準
電位Ｖｒｅｆが与えられている。入力無信号時、トラン
ジスタＱ１０は、しゃ断、Ｑｌｌは能動状態となシ、そ
の結果トランジスタＱ９は能動状態、トランジスタＱｖ
、Ｑａは、しゃ断状態となｆｉＬＥＤ５は、点燈しない
。この時の比較回路の基準電位でるるトランジスタＱ１
１のペース電位Ｖｒｅｆ １は、 Ｖｒｅｆｌ ＝ Ｖｚ−Ｖａｚｑｔｓ −Ｒｙ ａ （
Ｉ ｏ−１ｃＱｅ ）−ＶＢＥＱ１２−Ｖｏｅ ”ｖ Ｖｚ−３ＶＢ ｇ −Ｒ７ｍ （Ｉ ｏ −Ｉ
ＣＱＩ ）・・・ （１） ここで Ｖｚ：）ランジスタＱｌｓのペース電 位 Ｖａｘｑｎ： ）ランジスタＱｎＯ順方向バイアス電位 ＶＤ９：ダイオード９の１１１方向バイアス電位 ＩＯ＝定電流１０ Ｉｃｑｓニド：７ンジスタＱｓのコレクタ電流 次に、パイロット信号が入力され、トランジスタＱ１ｏ
のペースに入力されるＤＣ電位が、前記基準電位Ｖｒｅ
ｆｌを越えると、トランジスタＱＩＯは能動、トランジ
スタＱｔ１は、しゃ断状態となシ、その結果、トランジ
スタＱ９は、しゃ断状態、トランジスタＱＢ、Ｑ？ｔ１
能動状態となシＬＥＤ５が点燈し、ステレオモード表示
を行なう。この時の比較回路の基準電位であるトランジ
スタＱｌｌのペース電位Ｖｒｅｆ ２は、 Ｖｒｅｆ２＝Ｖｚ −Ｖｔ＋ｇｑｔｓ −Ｒ？ −Ｉｏ
−ＶＢｒｔＱｓｚ−ＶＤ＠ 、ＶＷ−３ＶＢＫ−Ｒ？−ＩＯ−−・（２１で与えられ
、検出ヒステリシス（Ｖｒｅｆｔ−Ｖｒｅｆｚ）を有し
ている。
動回路の一実施例を示す。第３図においてトランジスタ
Ｑｌ、Ｑ２．Ｑ４ツェナーダイオード１、抵抗Ｒ１は、
基準電圧回路を構成し、トランジスｐ Ｑａ 〜Ｑｕ、
ダーイオード７．９、抵抗Ｒ３〜Ｒ７、ダイオード７．
９、定電流源８，１０は、比較回路、シエミットトリガ
回路を構成し、トランジスタＱ７とダイオード６は、Ｌ
ＥＤ５のドライブ回路を構成する。比較回路の入力でめ
るトランジスタＱｔｏのベースには、ステレオノくイロ
ット信号しベル検出回路工１から、入カッ（イロット信
号レベルに応じたＤＣＸ圧が入力される。比較回路の他
方の入力であるトランジスタＱｌｌのペースには、基準
電位Ｖｒｅｆが与えられている。入力無信号時、トラン
ジスタＱ１０は、しゃ断、Ｑｌｌは能動状態となシ、そ
の結果トランジスタＱ９は能動状態、トランジスタＱｖ
、Ｑａは、しゃ断状態となｆｉＬＥＤ５は、点燈しない
。この時の比較回路の基準電位でるるトランジスタＱ１
１のペース電位Ｖｒｅｆ １は、 Ｖｒｅｆｌ ＝ Ｖｚ−Ｖａｚｑｔｓ −Ｒｙ ａ （
Ｉ ｏ−１ｃＱｅ ）−ＶＢＥＱ１２−Ｖｏｅ ”ｖ Ｖｚ−３ＶＢ ｇ −Ｒ７ｍ （Ｉ ｏ −Ｉ
ＣＱＩ ）・・・ （１） ここで Ｖｚ：）ランジスタＱｌｓのペース電 位 Ｖａｘｑｎ： ）ランジスタＱｎＯ順方向バイアス電位 ＶＤ９：ダイオード９の１１１方向バイアス電位 ＩＯ＝定電流１０ Ｉｃｑｓニド：７ンジスタＱｓのコレクタ電流 次に、パイロット信号が入力され、トランジスタＱ１ｏ
のペースに入力されるＤＣ電位が、前記基準電位Ｖｒｅ
ｆｌを越えると、トランジスタＱＩＯは能動、トランジ
スタＱｔ１は、しゃ断状態となシ、その結果、トランジ
スタＱ９は、しゃ断状態、トランジスタＱＢ、Ｑ？ｔ１
能動状態となシＬＥＤ５が点燈し、ステレオモード表示
を行なう。この時の比較回路の基準電位であるトランジ
スタＱｌｌのペース電位Ｖｒｅｆ ２は、 Ｖｒｅｆ２＝Ｖｚ −Ｖｔ＋ｇｑｔｓ −Ｒ？ −Ｉｏ
−ＶＢｒｔＱｓｚ−ＶＤ＠ 、ＶＷ−３ＶＢＫ−Ｒ？−ＩＯ−−・（２１で与えられ
、検出ヒステリシス（Ｖｒｅｆｔ−Ｖｒｅｆｚ）を有し
ている。
上述した従来のＦＭステレオチェーナーのＬＥＤ駆動回
路では、電源投入時のような過渡的な状態において、基
準電圧回路を構成するツェナーダイオード１の電位が充
分に立ち上がっていないと、比較回路においてトランジ
スタＱＩＯとＱｌｌのペース電位が不安定となシ、入力
無信号にもかかわらず、トランジスタＱｓｏのペース電
位が、トランジスタＱ１ｔのペース電位よシ高位となシ
、前述のごと（ＬＥＤが点燈してしまうという誤動作を
止じるという欠点がある。
路では、電源投入時のような過渡的な状態において、基
準電圧回路を構成するツェナーダイオード１の電位が充
分に立ち上がっていないと、比較回路においてトランジ
スタＱＩＯとＱｌｌのペース電位が不安定となシ、入力
無信号にもかかわらず、トランジスタＱｓｏのペース電
位が、トランジスタＱ１ｔのペース電位よシ高位となシ
、前述のごと（ＬＥＤが点燈してしまうという誤動作を
止じるという欠点がある。
本発明によれば、Ｍｘと第２の出力端子を有する第１の
カレントミラー回路と該第１のカレントミラー回路と逆
擲電型のトランジスタで構成された＠２のカレントミラ
ー回路と定電圧素子と、エミッタが基準電圧源に接続さ
れコレクタを制御出力端子としたトランジスタとを具備
し、前記第１のカレントミラー回路の第１の出力と前記
第２のカレントミラー回路の出力と前記トランジスタの
ベースが共通接続され、前記第１のカレントミラー回路
の第２の出力と前記第２のカレントミラー回路の入力間
に前記定電圧素子が接続され、前記第１のカレントミラ
ー回路の第１の出力電流値よシ前記第２のカレントミラ
ー回路の出力電流値が大きく設定されたことを特徴とす
るトランジスタ回路が得られる。
カレントミラー回路と該第１のカレントミラー回路と逆
擲電型のトランジスタで構成された＠２のカレントミラ
ー回路と定電圧素子と、エミッタが基準電圧源に接続さ
れコレクタを制御出力端子としたトランジスタとを具備
し、前記第１のカレントミラー回路の第１の出力と前記
第２のカレントミラー回路の出力と前記トランジスタの
ベースが共通接続され、前記第１のカレントミラー回路
の第２の出力と前記第２のカレントミラー回路の入力間
に前記定電圧素子が接続され、前記第１のカレントミラ
ー回路の第１の出力電流値よシ前記第２のカレントミラ
ー回路の出力電流値が大きく設定されたことを特徴とす
るトランジスタ回路が得られる。
次に本発明について図面を参照して説明する。
第１図は、本発明の一実施例を示す回路図である。第１
図において、トランジスタＱｓ〜Ｑ３は、第１のカレン
トミラー回路を構成し、トランジスタＱ４．ＱＩは、第
２のカレントミラー回路を構成する。第１のカレントミ
ラー回路の第１の出力であるトランジスタＱ３のコレク
タは、第２のカレントミラー回路の出力であるトランジ
スタＱ５のコレクタに接続されるとともに、エミッタが
接地されたトランジスタＱ６のペースに接続されている
。第１のカレントミラー回路の第１の出力であるトラン
ジスタＱｌ のコレクタは、定電圧素子であるツェナー
ダイオード１を介して第２のカレントミラー回路の入力
であるトランジスタＱ４のコレクタ、ベースに共通接続
されている。第１のカレントミラー回路の入力であるト
ランジスタＱ２のコレクタ、ペースは、抵抗Ｒ１ｆ介し
て接地されている。トランジスタＱ＠のコレクタは、制
御信号出力端子３として、負荷あるいは、信号処理回路
に接続される。
図において、トランジスタＱｓ〜Ｑ３は、第１のカレン
トミラー回路を構成し、トランジスタＱ４．ＱＩは、第
２のカレントミラー回路を構成する。第１のカレントミ
ラー回路の第１の出力であるトランジスタＱ３のコレク
タは、第２のカレントミラー回路の出力であるトランジ
スタＱ５のコレクタに接続されるとともに、エミッタが
接地されたトランジスタＱ６のペースに接続されている
。第１のカレントミラー回路の第１の出力であるトラン
ジスタＱｌ のコレクタは、定電圧素子であるツェナー
ダイオード１を介して第２のカレントミラー回路の入力
であるトランジスタＱ４のコレクタ、ベースに共通接続
されている。第１のカレントミラー回路の入力であるト
ランジスタＱ２のコレクタ、ペースは、抵抗Ｒ１ｆ介し
て接地されている。トランジスタＱ＠のコレクタは、制
御信号出力端子３として、負荷あるいは、信号処理回路
に接続される。
ここでトランジスタＱｌ〜Ｑ！ 、Ｑ４ 、Ｑｓのエミ
ツタ面積比は ＡＩ＋１ ：Ａｇｚ ：Ａｇｓ ＝ Ｋ ： １ ：
ＩＡＥ４ ：Ａｇ３ ＝ １ ： １と設定されて
いる。ただし、Ａｇｎ は、トランジスタＱｎのエミッ
タサイズ、Ｋ〉１である。
ツタ面積比は ＡＩ＋１ ：Ａｇｚ ：Ａｇｓ ＝ Ｋ ： １ ：
ＩＡＥ４ ：Ａｇ３ ＝ １ ： １と設定されて
いる。ただし、Ａｇｎ は、トランジスタＱｎのエミッ
タサイズ、Ｋ〉１である。
電源電圧端子２には、電源電圧Ｖｃｃが印加される。
定電圧素子であるツェナーダイオード１には、ある一定
値以上の電流を供給するまで、ブレークダウンが起こら
ず、定電圧が得られない。
値以上の電流を供給するまで、ブレークダウンが起こら
ず、定電圧が得られない。
第１図において、電源電圧Ｖｃｃを印加した過渡的状態
においてトランジスタＱ２には、コレクタ電流Ｉｃｚは
、（３）式で与えられる。
においてトランジスタＱ２には、コレクタ電流Ｉｃｚは
、（３）式で与えられる。
同時にトランジスタＱ！とカレントミラーを構成するト
ランジスタＱ３にもＩＣＩと等しいコレクタ電流工Ｃ３
が流れる。しかしながら、この（ＩＣＩ ＝Ｉｃｇ ）
時、ツェナーダイオード１は、ブレークダウンし定電圧
を発生するに必要な充分な電流が流れず従ってトランジ
スタＱｌ、Ｑ４には、電流が流れず、しゃ断状態にあシ
、トランジスタＱ４とカレントミラーを構成するトラン
ジスタＱ５ も、しゃ断状態にある。従ってトランジス
タＱ３のコレクタ電流Ｉｃｓは、トランジスタＱ６のペ
ースへ供給され、トランジスタＱ６は、能動状態となり
、トランジスタＱ６のコレクタは接続される負荷、又は
、信号処理回路よ多電流を引き込む。
ランジスタＱ３にもＩＣＩと等しいコレクタ電流工Ｃ３
が流れる。しかしながら、この（ＩＣＩ ＝Ｉｃｇ ）
時、ツェナーダイオード１は、ブレークダウンし定電圧
を発生するに必要な充分な電流が流れず従ってトランジ
スタＱｌ、Ｑ４には、電流が流れず、しゃ断状態にあシ
、トランジスタＱ４とカレントミラーを構成するトラン
ジスタＱ５ も、しゃ断状態にある。従ってトランジス
タＱ３のコレクタ電流Ｉｃｓは、トランジスタＱ６のペ
ースへ供給され、トランジスタＱ６は、能動状態となり
、トランジスタＱ６のコレクタは接続される負荷、又は
、信号処理回路よ多電流を引き込む。
次に、ツェナーダイオード１に充分な電流が供給されブ
レークダウンを起こした定常状態となるとトランジスタ
Ｑｌ 、Ｑ４ 、Ｑｓは、しゃ断状態から、能動状態に
切シ換わシ、それぞれに流れるコレクタ電流Ｉｃは、 ＩＣ＝に・ＩＣＩ ・・・ （４）で与えられる。
レークダウンを起こした定常状態となるとトランジスタ
Ｑｌ 、Ｑ４ 、Ｑｓは、しゃ断状態から、能動状態に
切シ換わシ、それぞれに流れるコレクタ電流Ｉｃは、 ＩＣ＝に・ＩＣＩ ・・・ （４）で与えられる。
ここでＫ＞１でｈｐ、ＩＣ＞Ｉｃｉである。従ってトラ
ンジスタＱ３のコレクタ電流Ｉｃｓ （＝Ｉｃｚ）は、
全て、トランジスタＱｌのコレクタに供給され、その結
果、トランジスタＱ・のペースには、電流が供給されず
、し中断状態に切シ換わる。つ″１シ電源投入時等の過
渡的な状態における定電圧素子の状態に応じた制御信号
を制御信号出力端子３である。トランジスタＱ６のコレ
クタよシ得ることが出来る。
ンジスタＱ３のコレクタ電流Ｉｃｓ （＝Ｉｃｚ）は、
全て、トランジスタＱｌのコレクタに供給され、その結
果、トランジスタＱ・のペースには、電流が供給されず
、し中断状態に切シ換わる。つ″１シ電源投入時等の過
渡的な状態における定電圧素子の状態に応じた制御信号
を制御信号出力端子３である。トランジスタＱ６のコレ
クタよシ得ることが出来る。
第２図に、本発明の他の実施例を示す。第３図における
則−機能素子については、同一符合で示し、簡単のため
の説明を省略する。第２図において、１２は本発明によ
る基準電圧発生回路であシ、制御信号出力端子であるト
ランジスタＱ６のコレクタ３は、ＬＥＤ駆動トランジス
タＱ７のペースに接続されている。トランジスタＱｒ
のコレクタよシ、トランジスタＱｓｓのペースへ基準電
位Ｖｚが与えられている。
則−機能素子については、同一符合で示し、簡単のため
の説明を省略する。第２図において、１２は本発明によ
る基準電圧発生回路であシ、制御信号出力端子であるト
ランジスタＱ６のコレクタ３は、ＬＥＤ駆動トランジス
タＱ７のペースに接続されている。トランジスタＱｒ
のコレクタよシ、トランジスタＱｓｓのペースへ基準電
位Ｖｚが与えられている。
電源を投入した過渡状態においては、前述の如く、トラ
ンジスタＱ６は、能動状態となっておシ、コレクタは低
１毛位となり、その結果、トランジスタＱｒは、強制的
にしゃ断状態となるため、Ｑ７のコレクタＶＣｄ続され
たＬＥＤ５は誤動作によって点燈することは無い。次に
定常状態となカ、トランジスタＱ６が、しゃ断状態とな
ると、トランジスタＱ７の強制的しゃ断状態は解除され
、トランジスタＱｔは、比較回路の出力であるトランジ
スタＱ８によシ制御され、前述の如く通常動作を行なう
。従って電源投入時等の過渡的状態におけるＬＥＤ点短
勢の魁動作を防止することが出来る。
ンジスタＱ６は、能動状態となっておシ、コレクタは低
１毛位となり、その結果、トランジスタＱｒは、強制的
にしゃ断状態となるため、Ｑ７のコレクタＶＣｄ続され
たＬＥＤ５は誤動作によって点燈することは無い。次に
定常状態となカ、トランジスタＱ６が、しゃ断状態とな
ると、トランジスタＱ７の強制的しゃ断状態は解除され
、トランジスタＱｔは、比較回路の出力であるトランジ
スタＱ８によシ制御され、前述の如く通常動作を行なう
。従って電源投入時等の過渡的状態におけるＬＥＤ点短
勢の魁動作を防止することが出来る。
以上説明したように本発明によれば、基準電圧発生回路
において゛−電源投入時の過渡的状態における定電圧素
子の状Ｍ’ｅ検知することによって、電源投入時の回路
組ＭＪｆ／ｙを防止することが出来るという効果がある
。
において゛−電源投入時の過渡的状態における定電圧素
子の状Ｍ’ｅ検知することによって、電源投入時の回路
組ＭＪｆ／ｙを防止することが出来るという効果がある
。
第１図は、本発明の一実施例を示す回路図、第２図は、
本発明の具体的応用実施例を示す回路図、第３図はＳ促
来例を説明するための回路図でめる。 Ｑ１〜Ｑ１３・・団・トランジスタ、Ｒｔ〜Ｒ？・−・
＋φ低抵抗１・・・・・・ツェナーダイオード、２・・
・・・・電源電圧端子、３・・・・・・制御信号出力端
子、４．１２・・・・・・基準電圧回路、５・・・・・
・ＬＥＤ、６，７．９・・団・ダイオード、８．１０・
・・・・・定ｉＩ流源、１１・・・・・・ステレオパイ
ロット信号レベル検出回路。 茅 ／ 図
本発明の具体的応用実施例を示す回路図、第３図はＳ促
来例を説明するための回路図でめる。 Ｑ１〜Ｑ１３・・団・トランジスタ、Ｒｔ〜Ｒ？・−・
＋φ低抵抗１・・・・・・ツェナーダイオード、２・・
・・・・電源電圧端子、３・・・・・・制御信号出力端
子、４．１２・・・・・・基準電圧回路、５・・・・・
・ＬＥＤ、６，７．９・・団・ダイオード、８．１０・
・・・・・定ｉＩ流源、１１・・・・・・ステレオパイ
ロット信号レベル検出回路。 茅 ／ 図
Claims (1)
- 第１および第２の出力を有する第１のカレントミラー回
路と、該第１のカレントミラー回路の該第１の出力端子
に出力端子が接続された２のカレントミラー回路と、そ
の接続点に得られる信号で駆動されるトランジスタと、
該第１のカレントミラー回路の該第２の出力端子と、該
第２のカレントミラー回路の入力端子１間に接続された
定電圧素子とを有することを特徴とするトランジスタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61239715A JPS6393231A (ja) | 1986-10-07 | 1986-10-07 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61239715A JPS6393231A (ja) | 1986-10-07 | 1986-10-07 | トランジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6393231A true JPS6393231A (ja) | 1988-04-23 |
Family
ID=17048846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61239715A Pending JPS6393231A (ja) | 1986-10-07 | 1986-10-07 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6393231A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444746U (ja) * | 1990-08-15 | 1992-04-16 | ||
| JP2007307418A (ja) * | 2007-08-31 | 2007-11-29 | Daiwa:Kk | 防音カーペット、その製造方法、及び製造装置 |
-
1986
- 1986-10-07 JP JP61239715A patent/JPS6393231A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444746U (ja) * | 1990-08-15 | 1992-04-16 | ||
| JP2007307418A (ja) * | 2007-08-31 | 2007-11-29 | Daiwa:Kk | 防音カーペット、その製造方法、及び製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6393231A (ja) | トランジスタ回路 | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JP3437588B2 (ja) | 負荷ドライブ回路 | |
| JP2842734B2 (ja) | パワーオンリセット回路 | |
| JPH01220915A (ja) | トランジスタの出力短絡保護回路 | |
| JP4522125B2 (ja) | 基準電圧発生回路 | |
| KR100452176B1 (ko) | 전류원-숏회로 | |
| JP3581472B2 (ja) | パルス信号発生回路 | |
| JP2584089B2 (ja) | リセット回路 | |
| JPH04223508A (ja) | 定電圧回路 | |
| JPH05175814A (ja) | 電圧駆動形素子の駆動用集積回路 | |
| JPS5851621A (ja) | 電子回路 | |
| GB2262998A (en) | Power supply for proximity switch integrated circuit | |
| JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 | |
| JPH0245813A (ja) | 集積電源回路 | |
| JPH0621336U (ja) | 安定化電源回路 | |
| JPH02213218A (ja) | 直流２線式センサ | |
| JPS62245412A (ja) | 電流制限型電子スイツチ装置 | |
| JPH064162A (ja) | スタンバイ回路 | |
| JPH02285710A (ja) | ラッチ回路 | |
| JPH0126277B2 (ja) | ||
| JPS59165327A (ja) | 接点出力回路 | |
| JPH06104706A (ja) | ウィンドウ型コンパレータ回路 | |
| JPS6242615A (ja) | Ｔｔｌ型回路 | |
| JPH02199921A (ja) | エラーアンプ |