JPS6399577A - 金属半導体電界効果トランジスタ - Google Patents

金属半導体電界効果トランジスタ

Info

Publication number
JPS6399577A
JPS6399577A JP62221186A JP22118687A JPS6399577A JP S6399577 A JPS6399577 A JP S6399577A JP 62221186 A JP62221186 A JP 62221186A JP 22118687 A JP22118687 A JP 22118687A JP S6399577 A JPS6399577 A JP S6399577A
Authority
JP
Japan
Prior art keywords
region
doping concentration
field effect
effect transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62221186A
Other languages
English (en)
Inventor
デイートリツヒ、リストウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPS6399577A publication Critical patent/JPS6399577A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、高濃度にドープされたソース、ドレンおよ
びゲートｆｉｌ域を備え、ゲート領域はソース領域より
も高くない濃度にドープされている金属半導体電界効果
トランジスタ（ＭＥＳＦＥＴ）に関するものである。こ
こではドーピング濃度として半導体の単位体積当たりの
ドーパント原子数をとる。
〔従来の技術〕
ゲート電極がソース領域とドレン領域との中間で直接半
導体表面に接し金属半導体接触（ショットキ接触）を形
成している電界効果トランジスタはＭＥＳＦＥＴと呼ば
れ公知である。この種のＦＥＴは例えば絶縁基板上に設
けられた半導体層上に構成され、この層の厚さは通常０
．１乃至０．５μｍでありドーピング濃度は１０”ＣＩ
ｌ＋−’程度である。
ソース領域とドレン領域の接触端区域は約３乃至７μｍ
の間隔を保ち、これらの区域の間に幅０．５乃至２μｍ
の帯状ショットキ接触が作られている。
ＭＥＳＦＥＴの場合半導体材料としてヒ化ガリウムが重
要である。
電力用のＭＥＳＦＥＴに対しては特に接触部と半導体層
内の寄生抵抗を小さくして、ドレン領域にソース領域に
対して高い電圧を印加してもその間の半導体層内に破壊
放電が発生ずる危険がないようにすることが重要である
。
従来この問題は半導体層を比較的厚くし帯状ゲート接触
を半導体層の深い部分に置くことによって解決して来た
。これによってゲー）６１７域としての接触帯の下の半
導体層がＭＥ　Ｓ　Ｆ　ＥＴの機能に必要な薄さとなる
。ゲート電極の外側の厚い半導体部分は寄生抵抗の低下
に寄与する。ソース領域とドレン領域の双方のドープ濃
度を例えばｃｉ当たり１０１ｅ程度に高くすることも既
に提案されている。これによって半導体層材料とその上
の接触金属層材料の間のオーム接触抵抗も低下し、半導
体層内の電流路抵抗が減少するだけではなく高い電圧を
印加することができるようるこなる。更に雑音特性が改
善される。これらの点に関しては文献１１’４ＥＥ　Ｍ
Ｔ−２４，１９７６、ｐ、３１２−３１７．　Ｐｒｏｃ
、　６．　Ｉｎｔｅｒｎ。
Ｓｙｐｏｓｉｕｍ　ｏｎ　ＧａＡｓ　ａｎｄ　Ｒｅ１ａ
ｔｅｄ　Ｃｏｍｐｏｕｎｄｓ、　Ｓｔ。
Ｌｏｖｉｓ（１９７６）　ｐ、２６２−２７０．　ＩＥ
ＥＥ　ＨＤ−２４（１９７７）　ｐ、１１２９−１１３
０が参考になる。
ＩＥＥＥ　ｌ５ＳＣＣＤｉｇｅｓｔ　ｏｆ　Ｔｅｃｈｎ
ｉｃａｌ　Ｐａｐｅｒｓ（１９７８）ｐ、１１８−１１
９によればソース領域とドレン領域のドーピング濃度を
ｄ当たり１０′７程度に低くし、それに対応して半導体
層の厚さを大きくすることによっても良好な電力用ＭＥ
ＳＦＥＴが得られる。
〔発明が解決しようとする問題点］ この発明の目的は、この種のＭＥＳＦＥＴを改良して電
力ＭＥＳＦＥＴとして最高の機能を発揮できるようにす
ることである。
〔問題点を解決するための手段〕
この目的はこの発明によれば、高濃度にドープされたソ
ース、ドレンおよびゲート領域を備え、デー１−領域の
ドーピング濃度値がソース領域のド−ピング濃度値以下
であり、ドレン領域のドーピング濃度値がゲー＋−ｉｌ
域のドーピング濃度値以下であることによって達成され
る。
〔作用効果〕
この発明は次の考察に基づくものである。即ち破壊放電
に導く惧のある高い電界はＭＥＳＦＥＴの場合ゲート領
域とドレン領域の間に形成されるものであるから、この
部分のドープ濃度を低くすることが有利である。この場
合ゲートとドレン領域の間の電気抵抗が高くなるが、そ
れによって増幅度が受ける影響はゲートとソース領域の
間の抵抗によるものよりも小さい。この理由によりソー
ス領域にもこの発明により縮退状態となるＮ゛型ドーピ
ングを与えることが有利となる。かくしてこの発明によ
るＭＥＳＦＥＴのドレン、ゲート、ソースの各領域のド
ープ濃度Ｎｐ、Ｎｃ、ＮｓはＮ　ｏ　＜　Ｎ　Ｇ　＜　
Ｎ　Ｓの条件を満たす。
〔実施例〕
次にこの発明の一つの実施例とその製造過程によってこ
の発明を更に詳細に説明する。
第１図にこの発明の一つの実施例を示す。このＭＥＳＦ
ＥＴｌは絶縁基板３．１：に設けられた半導体層２内に
作られている。この半導体層は例えばコンペンゼーショ
ンによって高抵抗乃至半絶縁性となったヒ化ガリウムで
ある。
斜線を引いて示した領域１１はドレン領域であり、その
上に金属接続端１２が電流導入用として設けられている
。接続端１２は通常例えば金合金から成る接続導体の一
部である。交叉斜線を引いて示した領域１３はソース領
域であり、その上にも接続端１４が設けられている。１
６は半導体層２に対して金属半導体（ショットキ）接触
を形成する金属帯である。ソース、ドレンおよび金属帯
をそれぞれ適当な電位に置くことにより金属帯１６の下
に制御用のゲートＨ域１５が形成される。
この発明によりＭＥＳＦＥＴＩの各部はそれぞれ異なっ
たドープ濃度であり、例えばドレン領域１１は１ｃｉａ
当たり１０′７以下、ゲート令頁域１５は１ｃボ当たり
１乃至４Ｘ１０”、ソース領域１３は１４当たり１乃至
８ｘ　ｌ　Ｑ　Ｉｌｌである。ドレン領域のドープ濃度
の下限は、この領域が充分高い電気伝導度を示し不当に
高い寄生抵抗が生じないように選ぶことが必要である。
ソース領域１３のドープ濃度の上限については、結晶の
格子欠陥により所定のドーピングが達成されなくなるこ
とがないように注意しなければならない。ヒ化ガリウム
の場合各領域のドーピングはＮ型とするのが有利である
。
領域ｉｉ、ｉａおよび１５の外側ではドーピング濃度を
低く、例えば１−当たり１０１５あるいはそれ以下とす
る。場合によってはこの部分のドーピングを省略するか
あるいは層目体をエツチングにより除去してもよい。
この発明によるＭＥＳＦＥＴは次のように製造するのが
有利である。第２図に例えばヒ化ガリウム、シリコンあ
るいはリン化インジウムの半導体層２をつけた基板３を
示す。半導体層２はその形成中あるいはその後の拡散又
は全面的なイオン注入によってドレン領域１１のドープ
濃度が１ｄ当たり１０１７以上にはならないようにドー
プする。
矢印２１はイオン打込みによってドープする際のイオン
流を表わしている。
次の工程で第３図に示すように半導体層２の上にその一
部を覆うマスク２２を置く。このマスクはドレン領域１
１が作られる半導体層部分を覆うようにする。マスク２
２は金属の蒸着又は感光樹脂塗料の塗布によって作る。
続く工程で半導体層２の表面をエツチングによって除去
した結果を第４図に示す。除去する厚さは例えば２０ｎ
ｍとする。これによりマスクの縁端の下に段２３が作ら
れ、この段は後に工程においてドレン領域１１の境界を
示している。
次の工程で第５図に示すように半導体層２の被覆されて
いない部分に例えばイオン打込みによりゲート領域に予
定されているドープ濃度１乃至４Ｘ　１０　”ｃｌ’と
なるまでドープする。このイオン打込みに際してマスク
層２２による射影効果が生じないように注意する必要が
ある。イオンの打込み方向は矢印２４と２５で示した範
囲内である。
第６図の矢印２６で示す方向のイオン打込みによりソー
ス領域に対する濃度１−当たり１乃至８ＸＩＯ”のドー
ピングを実施する。この打込み方向はマスク層２２の縁
端部の厚さに関係する射影効果により段２３の前（第６
図では左側）にドープされない中間部分が第１回のゲー
ト領域１５の形成用として残されるように選ぶ。
以下の図に示されていない工程において被覆層２２を除
去し第１図に示されている接続端１２゜１４および１６
を設ける。
上記のイオン打込みを利用する製造方法においては、各
工程のイオン打込みの方向だけを例えば基板の回転によ
って変えればよく、ドーパントは同一とすることができ
る。
この発明によるＭＥ　Ｓ　Ｆ　ＥＴの製造には種々の変
更が可能であり、例えば第２図、第５図および第６図の
イオン打込みはその順序を変えてもよい。
例えばソース領域のイオン打込み（第６図）を最初に実
施し、次に第５図のイオン打込みを実施する。更に第６
図のイオン打込みの後に被覆層２２を除去して第２図の
イオン打込みを行ってもよい。
ただし総ての場合にＭＥＳＦＥＴの各部分のドープ濃度
がこの発明で要求される値となるように注意する。
更に別の実施例では第２図の前又は後又はその途中で半
導体層２０表面から浅い部分にイオンを打込み、１４当
たり１乃至８×１０Ｉｌｌ程度の高い表面ドープ濃度が
作られるようにする。この表面付加ドーピングにより金
属接触１２と低ドープ濃度ドレン領域１１との間の接触
抵抗が低下する。
この付加ドーピングの深さは段２３の高さを越えないよ
うに選ぶ。それによって第４図の工程においてドレン領
域外の付加表面ドープ部分が除去される。高濃度ドープ
表面層の残りは金属帯１６の形成の直前に除去してもよ
い。
【図面の簡単な説明】
第１図はこの発明の一つの実施例の断面、第２図乃至第
６図はごの発明によるＭＥ　Ｓ　Ｆ　ＥＴの種々の製造
段階においてこの処理品の断面を示し、３は基板、２は
半導体層、１１はドレン領域、１３はソース領域、１５
はゲ・−ト領域である。 一　　　　　　へ　　　　　の

Claims (1)

  1. 【特許請求の範囲】 １）高濃度にドープされたソース、ドレンおよびゲート
    領域を備え、ゲート領域のドーピング濃度値がソース領
    域のドーピング濃度値以下であり、ドレン領域のドーピ
    ング濃度値がゲート領域のドーピング濃度値以下である
    ことを特徴とする金属半導体電界トランジスタ。 ２）半導体材料がヒ化ガリウムであることを特徴とする
    特許請求の範囲第１項記載の電界効果トランジスタ。 ３）半導体材料が基板上の薄い層になっていることを特
    徴とする特許請求の範囲第１項又は第２項記載の電界効
    果トランジスタ。 ４）各領域のドーピングがＮ型であることを特徴とする
    特許請求の範囲第１項乃至第３項の一つに記載の電界効
    果トランジスタ。
JP62221186A 1978-05-19 1987-09-03 金属半導体電界効果トランジスタ Pending JPS6399577A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2821975A DE2821975C2 (de) 1978-05-19 1978-05-19 Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung
DE2821975.2 1978-05-19

Publications (1)

Publication Number Publication Date
JPS6399577A true JPS6399577A (ja) 1988-04-30

Family

ID=6039768

Family Applications (3)

Application Number Title Priority Date Filing Date
JP6099079A Granted JPS54152872A (en) 1978-05-19 1979-05-17 Metal semiconductor fet transistor and method of fabricating same
JP62221186A Pending JPS6399577A (ja) 1978-05-19 1987-09-03 金属半導体電界効果トランジスタ
JP1989034226U Pending JPH0224542U (ja) 1978-05-19 1989-03-24

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP6099079A Granted JPS54152872A (en) 1978-05-19 1979-05-17 Metal semiconductor fet transistor and method of fabricating same

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP1989034226U Pending JPH0224542U (ja) 1978-05-19 1989-03-24

Country Status (4)

Country Link
US (2) US4325747A (ja)
EP (1) EP0005461B1 (ja)
JP (3) JPS54152872A (ja)
DE (1) DE2821975C2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471049A1 (fr) * 1979-12-04 1981-06-12 Thomson Csf Transistor a effet de champ, procede de fabrication de celui-ci, et amplificateur comprenant un tel transistor
DE3273695D1 (en) * 1981-01-29 1986-11-13 Sumitomo Electric Industries A schottky-barrier gate field effect transistor and a process for the production of the same
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor
JPS5925276A (ja) * 1982-08-02 1984-02-09 Sumitomo Electric Ind Ltd シヨツトキ−ゲ−ト電界効果トランジスタ
GB2137806B (en) * 1983-04-05 1986-10-08 Standard Telephones Cables Ltd Ion implantation in semiconductor bodies
US4864372A (en) * 1983-10-19 1989-09-05 Litton Systems, Inc. Field effect transistor
US4532698A (en) * 1984-06-22 1985-08-06 International Business Machines Corporation Method of making ultrashort FET using oblique angle metal deposition and ion implantation
US4558509A (en) * 1984-06-29 1985-12-17 International Business Machines Corporation Method for fabricating a gallium arsenide semiconductor device
US4636822A (en) * 1984-08-27 1987-01-13 International Business Machines Corporation GaAs short channel lightly doped drain MESFET structure and fabrication
US4855246A (en) * 1984-08-27 1989-08-08 International Business Machines Corporation Fabrication of a gaas short channel lightly doped drain mesfet
JPS61202426A (ja) * 1985-03-05 1986-09-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4640003A (en) * 1985-09-30 1987-02-03 The United States Of America As Represented By The Secretary Of The Navy Method of making planar geometry Schottky diode using oblique evaporation and normal incidence proton bombardment
FR2592225B1 (fr) * 1985-12-20 1988-02-05 Thomson Csf Transistor hyperfrequence de puissance
USRE35036E (en) * 1986-06-13 1995-09-12 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JP2536523B2 (ja) * 1987-05-14 1996-09-18 日本電気株式会社 半導体装置の製造方法
JPH023938A (ja) * 1988-06-20 1990-01-09 Mitsubishi Electric Corp 電界効果トランジスタ
US4901279A (en) * 1988-06-20 1990-02-13 International Business Machines Corporation MESFET sram with power saving current-limiting transistors
JP2835216B2 (ja) * 1991-09-12 1998-12-14 株式会社東芝 半導体装置の製造方法
US5399508A (en) * 1993-06-23 1995-03-21 Vlsi Technology, Inc. Method for self-aligned punchthrough implant using an etch-back gate
US5512678A (en) * 1993-09-14 1996-04-30 Merrell Pharmaceuticals Inc. 5-(1-fluoro-vinyl)-1H-pyrimidine-2,4-dione derivatives useful as antineoplastic agents
US6150680A (en) * 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
CN106170865B (zh) * 2014-04-18 2019-11-01 华为技术有限公司 具有透明导电和低折射率栅极的mos电容式光学调制器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4987286A (ja) * 1972-12-23 1974-08-21

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS526076B1 (ja) 1971-04-28 1977-02-18
DE2444489A1 (de) * 1974-09-18 1976-04-01 Heinz Prof Dr Rer Nat Beneking Halbleiteranordnung und verfahren zu ihrer herstellung
US4212022A (en) 1973-04-30 1980-07-08 Licentia Patent-Verwaltungs-G.M.B.H. Field effect transistor with gate and drain electrodes on the side surface of a mesa
DE2321895A1 (de) * 1973-04-30 1974-11-07 Licentia Gmbh Feldeffekttransistor aus einer auf ein halbleitersubstrat epitaktisch aufgebrachten duennen halbleiterschicht
JPS50146449U (ja) 1974-05-21 1975-12-04
JPS50152648A (ja) 1974-05-27 1975-12-08
IT1041193B (it) * 1975-08-08 1980-01-10 Selenia Ind Elettroniche Perfezionamenti nei procedimenti per la fabbricazione di dispositivi a semiconduttor
US4028717A (en) * 1975-09-22 1977-06-07 Ibm Corporation Field effect transistor having improved threshold stability
US4232439A (en) * 1976-11-30 1980-11-11 Vlsi Technology Research Association Masking technique usable in manufacturing semiconductor devices
US4193182A (en) * 1977-02-07 1980-03-18 Hughes Aircraft Company Passivated V-gate GaAs field-effect transistor and fabrication process therefor
FR2386903A1 (fr) 1977-04-08 1978-11-03 Thomson Csf Transistor a effet de champ sur support a grande bande interdite
US4111725A (en) * 1977-05-06 1978-09-05 Bell Telephone Laboratories, Incorporated Selective lift-off technique for fabricating gaas fets
FR2412949A1 (fr) 1977-12-26 1979-07-20 France Etat Dispositif semi-conducteur pour capter un champ magnetique

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4987286A (ja) * 1972-12-23 1974-08-21

Also Published As

Publication number Publication date
US4325747A (en) 1982-04-20
JPH0116025B2 (ja) 1989-03-22
JPS54152872A (en) 1979-12-01
DE2821975A1 (de) 1979-11-22
EP0005461B1 (de) 1981-10-21
JPH0224542U (ja) 1990-02-19
US4425573A (en) 1984-01-10
EP0005461A1 (de) 1979-11-28
DE2821975C2 (de) 1983-01-27

Similar Documents

Publication Publication Date Title
US5510280A (en) Method of making an asymmetrical MESFET having a single sidewall spacer
JPH0116025B2 (ja)
JPH02148738A (ja) 電界効果トランジスタの製造方法
JPH0467679A (ja) 電界効果トランジスタ及びその製造方法
JPS6195570A (ja) 接合ゲ−ト型電界効果トランジスタ
JP3189847B2 (ja) 化合物半導体集積回路
JPH1050729A (ja) 半導体装置，及びその製造方法
JPH01208867A (ja) 半導体装置およびその製造方法
JPS5893290A (ja) シヨツトキバリア電界効果トランジスタの製造方法
JPS58145161A (ja) 半導体装置の製造方法
JP2002176065A (ja) 半導体装置の製造方法
JPH0322696B2 (ja)
JPS6347982A (ja) 半導体装置
JPH03233942A (ja) 電界効果トランジスタおよびその製造方法
JPH0439942A (ja) 半導体装置及びその製造方法
JPS5866363A (ja) 電界効果トランジスタの製造方法
JPS6329420B2 (ja)
JPS59195874A (ja) 電界効果トランジスタの製造方法
GB2273202A (en) Field effect transistor
JPS6037176A (ja) 電界効果トランジスタの製造方法
JPS59147465A (ja) シヨツトキ・バリア・ゲ−ト型ｆｅｔの製造方法
JPS60157262A (ja) 半導体集積回路
JPH06140431A (ja) ショットキ接合型電界効果トランジスタおよびその製造方法
JPS58112372A (ja) 半導体装置の製造方法
JPS59110171A (ja) 半導体装置の製造方法