JPH0218770B2 - - Google Patents
Info
- Publication number
- JPH0218770B2 JPH0218770B2 JP8423383A JP8423383A JPH0218770B2 JP H0218770 B2 JPH0218770 B2 JP H0218770B2 JP 8423383 A JP8423383 A JP 8423383A JP 8423383 A JP8423383 A JP 8423383A JP H0218770 B2 JPH0218770 B2 JP H0218770B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- superconducting
- current
- flip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007704 transition Effects 0.000 claims description 2
- 230000002085 persistent effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は超電導素子に係り、特にジヨセフソン
素子を使つたフリツプフロツプ回路に関する。
素子を使つたフリツプフロツプ回路に関する。
ジヨセフソン素子は高速でスイツチするため超
高速の計算機システムを構成できる。計算機シス
テムでは計算機内の情報をたくわえるフリツプフ
ロツプ回路は重要な論理素子である。以下にフリ
ツプフロツプ回路の動作を説明し、従来技術の欠
点を明らかにする。第１図はフリツプフロツプ回
路の動作原理を説明する図である。フリツプフロ
ツプ回路ではジヨセフソン素子１００とインダク
タ１０２より超電導ループ１１０が構成されてい
る。超電導ループ１１０には共振現象をおさえる
ためダンピング抵抗１０１がそう入されている。
超電導ループ１１０には配線１０５を介してデー
タ電流Idが印加される。インダクタ１０２の容量
が大きいためデータ電流Idは最初ジヨセフソン素
子１００を流れるが、コントロール線１０６にラ
イト電流Iwを流すとジヨセフソン素子１００が
１時的に電圧状態になり配線１０４を介してデー
タ電流Idはインダクタ１０２に転流する。データ
電流Id、ライト電流Iwを零にすると、インダク
タに流れた電流は超電導ループ１１０を循環する
永久電流となつて情報が超電導ループにたくわえ
られる。たくわえられた情報は読み出し用ジヨセ
フソン素子１０３を介して読み出される。従来技
術ではジヨセフソン素子１００として第２図に示
す３接合分割給電量子干渉回路が提案されてい
る。この回路はジヨセフソン接合２０１，２０
２，２０３とインダクタ２０４，２０５よりなる
２個の超電導ループで構成されている。各々の超
電導ループの中央に抵抗２３０，２３１を介して
データ電流Idが印加される。各々の超電導ループ
にはインダクタ２１０，２１１を介してコントロ
ール線１０６に流れるライト電流Iwにより発生
する磁束が鎖交する。分割給電量子干渉回路の出
力は抵抗２３１の一端である。従来技術ではイン
ダクタ２０４，２０５の容量Ｌとジヨセフソン接
合２０１，２０３の最大超電導電流Im1の乗は(1)
式 LIm1＝0.25φ0 …(1) φ0：量子磁束（2.07×10-15Wb） に示す値にする。またジヨセフソン接合２０２の
最大超電導電流Im2はジヨセフソン接合２０１，
２０２の最大超電導電流の２倍にする（(2)式）。
高速の計算機システムを構成できる。計算機シス
テムでは計算機内の情報をたくわえるフリツプフ
ロツプ回路は重要な論理素子である。以下にフリ
ツプフロツプ回路の動作を説明し、従来技術の欠
点を明らかにする。第１図はフリツプフロツプ回
路の動作原理を説明する図である。フリツプフロ
ツプ回路ではジヨセフソン素子１００とインダク
タ１０２より超電導ループ１１０が構成されてい
る。超電導ループ１１０には共振現象をおさえる
ためダンピング抵抗１０１がそう入されている。
超電導ループ１１０には配線１０５を介してデー
タ電流Idが印加される。インダクタ１０２の容量
が大きいためデータ電流Idは最初ジヨセフソン素
子１００を流れるが、コントロール線１０６にラ
イト電流Iwを流すとジヨセフソン素子１００が
１時的に電圧状態になり配線１０４を介してデー
タ電流Idはインダクタ１０２に転流する。データ
電流Id、ライト電流Iwを零にすると、インダク
タに流れた電流は超電導ループ１１０を循環する
永久電流となつて情報が超電導ループにたくわえ
られる。たくわえられた情報は読み出し用ジヨセ
フソン素子１０３を介して読み出される。従来技
術ではジヨセフソン素子１００として第２図に示
す３接合分割給電量子干渉回路が提案されてい
る。この回路はジヨセフソン接合２０１，２０
２，２０３とインダクタ２０４，２０５よりなる
２個の超電導ループで構成されている。各々の超
電導ループの中央に抵抗２３０，２３１を介して
データ電流Idが印加される。各々の超電導ループ
にはインダクタ２１０，２１１を介してコントロ
ール線１０６に流れるライト電流Iwにより発生
する磁束が鎖交する。分割給電量子干渉回路の出
力は抵抗２３１の一端である。従来技術ではイン
ダクタ２０４，２０５の容量Ｌとジヨセフソン接
合２０１，２０３の最大超電導電流Im1の乗は(1)
式 LIm1＝0.25φ0 …(1) φ0：量子磁束（2.07×10-15Wb） に示す値にする。またジヨセフソン接合２０２の
最大超電導電流Im2はジヨセフソン接合２０１，
２０２の最大超電導電流の２倍にする（(2)式）。
Im2＝2Im1 …(2)
この構成による分割給電量子干渉回路のコント
ロール線に流れる電流Icと、最大超電導電流Igの
関係いわゆるしきい値特性は第３図に示される。
一般に(1)式のLIm積が大きいとしきい値特性の
Vortexモードの重なりが多くなる。第３図でも
Vortexの（０、０）、（１、０）、（０、１）、（１、
１）モードが複雑に重なり合つている。そのため
フリツプフロツプ回路の動作も複雑である。例え
ばライト電流IwをＡ点、データ電流IdをＢ点に
設定すると３接合分割給電量子干渉回路の動作点
はＰ点となり電圧状態にある。そのためデータ電
流の一部は配線１０４を介してインダクタ１０２
に転流し、分割給電量子干渉回路の電流は減少
し、分割給電量子干渉回路は超電導状態にもど
る。この場合の動作点はＰ点とＡ点の間にある
が、（０、０）、（１、０）、（０、１）モードのど
れにも入りうる。（０、１）、（１、０）モードに
入つた場合、永久電流を流すためには（０、１）
→（０、０）、又は（１、０）→（０、０）モー
ドの変換を行わなければならない。この過程で分
割給電量子干渉回路は１時的に電圧状態になりイ
ンダクタ１０２に流れる電流の一部は失われる。
特に（０、１）モードに入つた場合（０、１）→
（０、０）に変換される時の境界電流が大きいた
め、分割給電量子干渉回路が電圧状態にある時間
が長く、インダクタに流れる電流のほとんどが失
われてしまう欠点がある。さらに第２図に示す分
割給電量子干渉回路はデータ電流Idは抵抗２３
０，２３１を介して対称に２つの超電導ループに
印加されるのに対し、永久電流は抵抗２３１の一
端から非対称に印加される。そのため永久電流を
流す場合はジヨセフソン接合２０１，２０３のい
ずれかに電流が偏り対称形の場合にくらべ電圧状
態になりやすい欠点がある。
ロール線に流れる電流Icと、最大超電導電流Igの
関係いわゆるしきい値特性は第３図に示される。
一般に(1)式のLIm積が大きいとしきい値特性の
Vortexモードの重なりが多くなる。第３図でも
Vortexの（０、０）、（１、０）、（０、１）、（１、
１）モードが複雑に重なり合つている。そのため
フリツプフロツプ回路の動作も複雑である。例え
ばライト電流IwをＡ点、データ電流IdをＢ点に
設定すると３接合分割給電量子干渉回路の動作点
はＰ点となり電圧状態にある。そのためデータ電
流の一部は配線１０４を介してインダクタ１０２
に転流し、分割給電量子干渉回路の電流は減少
し、分割給電量子干渉回路は超電導状態にもど
る。この場合の動作点はＰ点とＡ点の間にある
が、（０、０）、（１、０）、（０、１）モードのど
れにも入りうる。（０、１）、（１、０）モードに
入つた場合、永久電流を流すためには（０、１）
→（０、０）、又は（１、０）→（０、０）モー
ドの変換を行わなければならない。この過程で分
割給電量子干渉回路は１時的に電圧状態になりイ
ンダクタ１０２に流れる電流の一部は失われる。
特に（０、１）モードに入つた場合（０、１）→
（０、０）に変換される時の境界電流が大きいた
め、分割給電量子干渉回路が電圧状態にある時間
が長く、インダクタに流れる電流のほとんどが失
われてしまう欠点がある。さらに第２図に示す分
割給電量子干渉回路はデータ電流Idは抵抗２３
０，２３１を介して対称に２つの超電導ループに
印加されるのに対し、永久電流は抵抗２３１の一
端から非対称に印加される。そのため永久電流を
流す場合はジヨセフソン接合２０１，２０３のい
ずれかに電流が偏り対称形の場合にくらべ電圧状
態になりやすい欠点がある。
第４図に他の従来例によるジヨセフソン素子１
００を示す。第４図は３接合中央給電量子干渉回
路である。この回路ではジヨセフソン接合２０
１，２０２，２０３とインダクタ２０４，２０５
より成る２つの超電導ループの中間に電流を注入
する。インダクタ２０４，２０５とジヨセフソン
接合２０１，２０２，２０３が(1)、(2)式の場合の
しきい値特性は第５図に示される。第５図に示さ
れる中央給電量子干渉回路は第３図の分割給電量
子干渉回路にくらべ、コントロール電流Icが零の
時の最大超電導電流は小さく、（０、１）モード
の電流が大きい欠点があり、このままではフリツ
プフロツプ回路には使えない。
００を示す。第４図は３接合中央給電量子干渉回
路である。この回路ではジヨセフソン接合２０
１，２０２，２０３とインダクタ２０４，２０５
より成る２つの超電導ループの中間に電流を注入
する。インダクタ２０４，２０５とジヨセフソン
接合２０１，２０２，２０３が(1)、(2)式の場合の
しきい値特性は第５図に示される。第５図に示さ
れる中央給電量子干渉回路は第３図の分割給電量
子干渉回路にくらべ、コントロール電流Icが零の
時の最大超電導電流は小さく、（０、１）モード
の電流が大きい欠点があり、このままではフリツ
プフロツプ回路には使えない。
本発明の目的は、ジヨセフソン素子内を流れる
永久電流の偏りを防止し、フリツプフロツプ回路
が所定の状態を確実に保持し誤動作を起こさない
ような超電導フリツプフロツプ回路を提供するこ
とにある。
永久電流の偏りを防止し、フリツプフロツプ回路
が所定の状態を確実に保持し誤動作を起こさない
ような超電導フリツプフロツプ回路を提供するこ
とにある。
本発明の特徴は、ジヨセフソン素子の回路の対
称性を良くして対称形に永久電流を流すようにす
ることにより、フリツプフロツプ回路の誤動作を
防止するものである。
称性を良くして対称形に永久電流を流すようにす
ることにより、フリツプフロツプ回路の誤動作を
防止するものである。
すなわち本発明は、ジヨセフソン素子とインダ
クタより構成された超電導ループにデータ電流を
印加する手段と、上記ジヨセフソン素子にコント
ロール信号を印加して超電導状態から電圧状態に
遷移させる手段とを有する超電導フリツプフロツ
プ回路であつて、上記ジヨセフソン素子は３つの
ジヨセフソン接合を有する３接合分割給電量子干
渉回路からなり、上記３つのジヨセフソン接合の
うちの真中のジヨセフソン接合の一端から上記ジ
ヨセフソン素子の出力を取り出すことを特徴とす
る。
クタより構成された超電導ループにデータ電流を
印加する手段と、上記ジヨセフソン素子にコント
ロール信号を印加して超電導状態から電圧状態に
遷移させる手段とを有する超電導フリツプフロツ
プ回路であつて、上記ジヨセフソン素子は３つの
ジヨセフソン接合を有する３接合分割給電量子干
渉回路からなり、上記３つのジヨセフソン接合の
うちの真中のジヨセフソン接合の一端から上記ジ
ヨセフソン素子の出力を取り出すことを特徴とす
る。
また、上記ジヨセフソン素子のコントロール線
を２重巻以上、より好ましくは３重巻以上にする
ことにより、Vortexモードの重なりを小さくす
ることができ、動作の安定化の観点から好まし
い。
を２重巻以上、より好ましくは３重巻以上にする
ことにより、Vortexモードの重なりを小さくす
ることができ、動作の安定化の観点から好まし
い。
以下本発明を実施例を使つて説明する。第６図
は本発明による第１の実施例でジヨセフソン素子
１００として採用する３接合分割給電量子干渉回
路である。この回路では永久電流が対称形にジヨ
セフソン素子を流れる様に出力をジヨセフソン接
合２０２の一端より出す。この構造では永久電流
の偏りが無くなり安定した動作が可能である。
は本発明による第１の実施例でジヨセフソン素子
１００として採用する３接合分割給電量子干渉回
路である。この回路では永久電流が対称形にジヨ
セフソン素子を流れる様に出力をジヨセフソン接
合２０２の一端より出す。この構造では永久電流
の偏りが無くなり安定した動作が可能である。
第７図は本発明による第２の実施例でジヨセフ
ソン素子１００として採用する３接合分割給電量
子干渉回路である。この回路ではインダクタ２０
４，２０５とジヨセフソン接合２０１，２０２の
LIm1積をインダクタンスを半分にして(1)に比べ
その半分である(3)式 LIm1＝0.125φ0 …(3) の関係とした。このためコントロール線を２重巻
にしてライト電流Iwによりインダクタ２１０ａ，
２１０ｂ，２１１ａ，２１１ｂから発生した超電
導ループに鎖交する磁束を第２図にある回路と同
等にしている。第７図に示す回路のしきい値特性
を第８図に示す。Vortexモードの重なりが小さ
く安定した動作が可能である。特にライト電流
IwをA′点に設定すれば、第７図の分割給電量子
干渉回路は常に（０、０）モードでありモード変
換による電流の減少は無い。またA″点に設定し
て分割給電量子干渉回路が（１、０）又は（０、
１）モードに入つたとしても（０、１）、（１、
０）モードと（０、０）モードとの境界電流が少
ないため電流の減少は小さい。同様にLIm積を(1)
式の１／ｎにしてコントロール線の巻数をｎ回
（ｎ≧２）にすれば同様の効果が得られることは
明らかである。この場合インダクタ２０４，２０
５の容量が小さくなるため３接合分割給電量子干
渉計にはほぼ対称形に永久電流が流れるようにな
るが、出力を第６図の場合と同様にジヨセフソン
接合２０２の一端から取ればより対称性は確実と
なる。
ソン素子１００として採用する３接合分割給電量
子干渉回路である。この回路ではインダクタ２０
４，２０５とジヨセフソン接合２０１，２０２の
LIm1積をインダクタンスを半分にして(1)に比べ
その半分である(3)式 LIm1＝0.125φ0 …(3) の関係とした。このためコントロール線を２重巻
にしてライト電流Iwによりインダクタ２１０ａ，
２１０ｂ，２１１ａ，２１１ｂから発生した超電
導ループに鎖交する磁束を第２図にある回路と同
等にしている。第７図に示す回路のしきい値特性
を第８図に示す。Vortexモードの重なりが小さ
く安定した動作が可能である。特にライト電流
IwをA′点に設定すれば、第７図の分割給電量子
干渉回路は常に（０、０）モードでありモード変
換による電流の減少は無い。またA″点に設定し
て分割給電量子干渉回路が（１、０）又は（０、
１）モードに入つたとしても（０、１）、（１、
０）モードと（０、０）モードとの境界電流が少
ないため電流の減少は小さい。同様にLIm積を(1)
式の１／ｎにしてコントロール線の巻数をｎ回
（ｎ≧２）にすれば同様の効果が得られることは
明らかである。この場合インダクタ２０４，２０
５の容量が小さくなるため３接合分割給電量子干
渉計にはほぼ対称形に永久電流が流れるようにな
るが、出力を第６図の場合と同様にジヨセフソン
接合２０２の一端から取ればより対称性は確実と
なる。
第９図は参考例でジヨセフソン素子１００とし
て採用する３接合中央給電量子干渉回路である。
中央給電量子干渉回路ではLIm積を小さくすると
そのしきい値特性は分割給電量子干渉回路と良く
似た形になる。第９図に示す分割給電量子干渉回
路はLIm積を0.125φ0（(1)式の半分）とした場合
で、超電導ループに鎖交する磁束を第２図と同等
にするためコントロール線を２重巻にしてある。
第９図に示す回路のしきい値特性は第１０図に示
される。第５図にくらべ（０、１）モードがおさ
えられ、各Vortexの重なりが小さくなつており
第８図のしきい値と良く似ている。さらに中央給
電量子干渉回路は出力を対称形に取り出せるので
電流の偏りが無い。第１１図は参考例でジヨセフ
ソン素子１００として採用する３接合中央給電量
子干渉回路である。この回路ではLIm積を
0.0833φ0（(1)式の1/3）とし、コントロール線を３
重線にしてある。第１１図に示す回路のしきい値
特性を第１２図に示す。ほとんど（０、１）モー
ドの出つ張りが無く、Vortexの重なりも小さく、
フリツプフロツプ回路のゲート回路として良好で
ある。同様にLIm積を１／ｎにし、ｎ重巻の中央
給電量子干渉回路を採用すれば同様の効果が得ら
れることは明らかである。
て採用する３接合中央給電量子干渉回路である。
中央給電量子干渉回路ではLIm積を小さくすると
そのしきい値特性は分割給電量子干渉回路と良く
似た形になる。第９図に示す分割給電量子干渉回
路はLIm積を0.125φ0（(1)式の半分）とした場合
で、超電導ループに鎖交する磁束を第２図と同等
にするためコントロール線を２重巻にしてある。
第９図に示す回路のしきい値特性は第１０図に示
される。第５図にくらべ（０、１）モードがおさ
えられ、各Vortexの重なりが小さくなつており
第８図のしきい値と良く似ている。さらに中央給
電量子干渉回路は出力を対称形に取り出せるので
電流の偏りが無い。第１１図は参考例でジヨセフ
ソン素子１００として採用する３接合中央給電量
子干渉回路である。この回路ではLIm積を
0.0833φ0（(1)式の1/3）とし、コントロール線を３
重線にしてある。第１１図に示す回路のしきい値
特性を第１２図に示す。ほとんど（０、１）モー
ドの出つ張りが無く、Vortexの重なりも小さく、
フリツプフロツプ回路のゲート回路として良好で
ある。同様にLIm積を１／ｎにし、ｎ重巻の中央
給電量子干渉回路を採用すれば同様の効果が得ら
れることは明らかである。
本発明によればインダクタに転流した電流を失
うことなく永久電流としてデータをたくわえるフ
リツプフロツプ回路が実現できる。そのため安定
したフリツプフロツプ動作が実現でき回路システ
ムの安定度は増加する。さらに本発明によれば、
フリツプフロツプ回路ばかりでなく、アナログ応
用のサンプルホールド回路等に応用でき、その効
果は大きい。
うことなく永久電流としてデータをたくわえるフ
リツプフロツプ回路が実現できる。そのため安定
したフリツプフロツプ動作が実現でき回路システ
ムの安定度は増加する。さらに本発明によれば、
フリツプフロツプ回路ばかりでなく、アナログ応
用のサンプルホールド回路等に応用でき、その効
果は大きい。
第１図はフリツプフロツプ回路の原理図、第
２、第３、第４、第５図は従来技術による回路と
その動作を説明する図、第６図は本発明の第１の
実施例、第７、第８図は本発明による第２の実施
例、第９図、第１１図は参考例を示す回路図、第
１０図、第１２図はそれぞれ第９図、第１１図の
回路の動作説明図である。１００……ジヨセフソ
ン素子、１０２……インダクタ、１０３……セン
ス回路、１１０……超電導ループ、１０６……コ
ントロール線、２０１，２０２，２０３……ジヨ
セフソン接合、２０４，２０５……インダクタ、
２１０，２１１……インダクタ、２１０ａ，２１
０ｂ，２１０ｃ，２１１ａ，２１１ｂ，２１１ｃ
……インダクタ。
２、第３、第４、第５図は従来技術による回路と
その動作を説明する図、第６図は本発明の第１の
実施例、第７、第８図は本発明による第２の実施
例、第９図、第１１図は参考例を示す回路図、第
１０図、第１２図はそれぞれ第９図、第１１図の
回路の動作説明図である。１００……ジヨセフソ
ン素子、１０２……インダクタ、１０３……セン
ス回路、１１０……超電導ループ、１０６……コ
ントロール線、２０１，２０２，２０３……ジヨ
セフソン接合、２０４，２０５……インダクタ、
２１０，２１１……インダクタ、２１０ａ，２１
０ｂ，２１０ｃ，２１１ａ，２１１ｂ，２１１ｃ
……インダクタ。
Claims (1)
- 【特許請求の範囲】 １ ジヨセフソン素子とインダクタより構成され
た超電導ループにデータ電流を印加する手段と、
上記ジヨセフソン素子にコントロール信号を印加
して超電導状態から電圧状態に遷移させる手段と
を有する超電導フリツプフロツプ回路であつて、 上記ジヨセフソン素子は３つのジヨセフソン接
合を有する３接合分割給電量子干渉回路からな
り、 上記３つのジヨセフソン接合のうちの真中のジ
ヨセフソン接合の一端から上記ジヨセフソン素子
の出力を取り出すことを特徴とする超電導フリツ
プフロツプ回路。 ２ 上記ジヨセフソン素子のコントロール線を２
重巻以上にしたことを特徴とする特許請求の範囲
第１項に記載の超電導フリツプフロツプ回路。 ３ 上記コントロール線を３重巻以上にしたこと
を特徴とする特許請求の範囲第２項に記載の超電
導フリツプフロツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8423383A JPS59210722A (ja) | 1983-05-16 | 1983-05-16 | 超電導フリツプフロツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8423383A JPS59210722A (ja) | 1983-05-16 | 1983-05-16 | 超電導フリツプフロツプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59210722A JPS59210722A (ja) | 1984-11-29 |
| JPH0218770B2 true JPH0218770B2 (ja) | 1990-04-26 |
Family
ID=13824752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8423383A Granted JPS59210722A (ja) | 1983-05-16 | 1983-05-16 | 超電導フリツプフロツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59210722A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04290276A (ja) * | 1991-03-19 | 1992-10-14 | Fujitsu Ltd | 超伝導装置 |
-
1983
- 1983-05-16 JP JP8423383A patent/JPS59210722A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59210722A (ja) | 1984-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974205A (en) | Josephson memory and read/write circuit | |
| JPH0218770B2 (ja) | ||
| US4710651A (en) | Josephson-junction logic device | |
| JPH026456B2 (ja) | ||
| JPH0413799B2 (ja) | ||
| US4603265A (en) | Josephson device | |
| JPH0311569B2 (ja) | ||
| JPS6387697A (ja) | ジヨセフソンメモリ | |
| JPH023326B2 (ja) | ||
| JPH0234493B2 (ja) | ||
| JPH0234492B2 (ja) | ||
| JP2625392B2 (ja) | ジョセフソンラッチ回路 | |
| JPH0279481A (ja) | 磁束量子論理素子 | |
| JPS647440B2 (ja) | ||
| JPS6432492A (en) | Josephson destructive read type storage circuit | |
| JPS63276788A (ja) | 超伝導メモリ・ル−プの記憶内容読出し方法 | |
| JPH05225789A (ja) | 超電導メモリおよびセンス回路 | |
| JPS58111532A (ja) | 超電導スイツチ回路 | |
| JPH0368478B2 (ja) | ||
| JPS58115934A (ja) | 超伝導論理回路 | |
| JPS5829198A (ja) | ジヨセフソン・メモリ回路 | |
| JPS5837999B2 (ja) | ジヨセフソン回路装置 | |
| JPH0114730B2 (ja) | ||
| JPS62180968U (ja) | ||
| JPH077597B2 (ja) | メモリセルとそれを用いた超電導メモリ回路 |