JPS6418347U - - Google Patents

Info

Publication number
JPS6418347U
JPS6418347U JP11303287U JP11303287U JPS6418347U JP S6418347 U JPS6418347 U JP S6418347U JP 11303287 U JP11303287 U JP 11303287U JP 11303287 U JP11303287 U JP 11303287U JP S6418347 U JPS6418347 U JP S6418347U
Authority
JP
Japan
Prior art keywords
latch
signal
bus
circuit
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11303287U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP11303287U priority Critical patent/JPS6418347U/ja
Publication of JPS6418347U publication Critical patent/JPS6418347U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Description

【図面の簡単な説明】
第１図は本考案に係るインサーキツト・エミユ
レータの原理構成図、第２図はプロービングの様
子を説明するための説明図、第３図は本考案に係
るインサーキツト・エミユレータの一実施例を示
す構成図、第４図は動作を説明するためのタイム
チヤート、第５図はＤＭＡコントローラを組み込
んだシステムについて説明するための図、第６図
は従来のインサーキツト・エミユレータの機能的
説明図である。 １……ターゲツトμＰ、１ａ……ＤＭＡコント
ローラ、２……通常μＰサイクル・ラツチ・クロ
ツク生成回路、３……第１の特殊サイクル・ラツ
チ・クロツク生成回路、４……第ｎの特殊サイク
ル・ラツチ・クロツク生成回路、５……外部バス
・マスタ、６……サンプル信号ラツチ・クロツク
生成回路、７……バス・サイクル情報ラツチ回路
、３１……ＤＭＡサイクル・ラツチ・クロツク生
成回路、４０……インサーキツト・エミユレータ
本体。

Claims (1)

  1. 【実用新案登録請求の範囲】 ターゲツト・マイクロプロセツサからストロー
    ブ信号やステータス信号等の出力されるバス・サ
    イクルにおけるバス情報をラツチするための信号
    を生成する通常サイクル・ラツチ・クロツク生成
    回路と、 前記ターゲツト・マイクロプロセツサからスト
    ローブ信号、ステータス信号等の出力されない特
    殊なバス・サイクルにおけるバス情報をラツチす
    るための信号を生成する特殊サイクル・ラツチ・
    クロツク生成回路と、 前記通常サイクル・ラツチ・クロツク生成回路
    と特殊サイクル・ラツチ・クロツク生成回路より
    出力される複数のラツチ・クロツクと、ターゲツ
    ト・マイクロプロセツサ出力信号と、インサーキ
    ツト・エミユレータ本体側からのサンプル制御信
    号を基にして、バス情報をラツチするためのラツ
    チ・クロツクとバス情報をラツチしたことをイン
    サーキツト・エミユレータ本体側に知らせるため
    のサンプル信号を生成するサンプル信号ラツチ・
    クロツク生成回路と、 前記ラツク・クロツクによりバス情報をラツチ
    するバス・サイクル情報ラツチ回路と を具備し、前記バス・サイクル情報ラツチ回路よ
    り通常のバス・サイクルにおけるバス情報のほか
    特殊なバス・サイクルにおけるバス情報もサンプ
    ルし得ることを特徴とするインサーキツト・エミ
    ユレータ。
JP11303287U 1987-07-23 1987-07-23 Pending JPS6418347U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11303287U JPS6418347U (ja) 1987-07-23 1987-07-23

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11303287U JPS6418347U (ja) 1987-07-23 1987-07-23

Publications (1)

Publication Number Publication Date
JPS6418347U true JPS6418347U (ja) 1989-01-30

Family

ID=31352512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11303287U Pending JPS6418347U (ja) 1987-07-23 1987-07-23

Country Status (1)

Country Link
JP (1) JPS6418347U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02287839A (ja) * 1989-04-28 1990-11-27 Nec Corp インサーキット・エミュレータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02287839A (ja) * 1989-04-28 1990-11-27 Nec Corp インサーキット・エミュレータ

Similar Documents

Publication Publication Date Title
JPS6418347U (ja)
JPS6431252A (en) Data bus width transformer
JPH0187447U (ja)
JPS6363781U (ja)
JPS61131129U (ja)
JPS61196345U (ja)
JPS5885831U (ja) パルスピツクアツプ回路の試験入力パルス発生器
JPH0166697U (ja)
JPS62138228U (ja)
JPH0374055U (ja)
JPS6082349U (ja) 共有メモリのアクセス制御装置
JPS62179659U (ja)
JPS63169713U (ja)
JPH039028U (ja)
JPS5847945U (ja) 要求信号処理回路
JPS63292350A (ja) メモリ回路
JPS60116544U (ja) プロセス入出力装置
JPS60126853U (ja) 割り込み信号制御回路
JPH02104402U (ja)
JPS59113898U (ja) 間欠作動型計測器
JPH0187448U (ja)
JPS617151U (ja) 同期化回路
JPS6295342U (ja)
JPH03121451U (ja)
JPS6151546U (ja)