JPS642244B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデイジタルフイルタに関するものであ
り、さらに詳しくは、蓄積装置からサンプル値の
各ビツトに対応するベクトルを用いて、順次に数
表出力を読み出し、それらの値を累算することに
よつてフイルタ出力を得るデイジタルフイルタに
関するものである。

理論によれば、一般にデイジタルフイルタにお
いては連続信号ｘ（ｔ）をＴ（秒）間隔で標本化
（サンプリング）して得られる離散信号（サンプ
ル値）ｘ（nT）を入力系列とするとき、出力系列
ｙ（nT）は、 ｙ（nT）＝_K 〓^K=0 a_kｘ｛（ｎ−ｋ）Ｔ｝＋_L 〓^l=1 b_lｙ｛（ｎ−ｌ）Ｔ｝ ……(1) なる定係数線形差分方程式から求められ、やはり
サンプル値である。式(1)は少なくとも１つのb_lが
零でないときには巡回形デイジタルフイルタを表
わし、すべてのb_lが零のときには非巡回形デイジ
タルフイルタを表わす。式(1)を便宜的に y_o＝_K 〓^K=0 a_kx_o-k＋_L 〓^l=1 b_ly_o-l ……(2) と表記する。ただし、x_o-k△ ＝ｘ｛（ｎ−ｋ）Ｔ｝
（ｋ＝０、１、……、Ｋ）、y_o-l△ ＝ｙ｛（ｎ−ｌ）
Ｔ｝（ｌ＝０、１、……、Ｌ）と定義する。さら
に(2)式は形式的に Ｙ＝_N-1 〓ⁱ⁼⁰ α_iZ_i ……(3) で表わされる。ただし、Ｙはy_oを、α_iはa_kまたは
b_lを、Z_iはx_o-kまたはy_o-lをそれぞれ表わす。

式(3)の表式そのままでは１つのサンプリング時
点でのフイルタ出力Ｙを求めるにはＮ回の乗算と
（Ｎ−１）回の加算を行なわなければならない。
デイジタル的に扱う場合には、これらの乗算およ
び加算は２進数の演算であるから出力Ｙを求める
のに時間がかかり、回路構成も乗算器を用意しな
ければならないので非常に複雑になる。

デイジタルフイルタの特長の１つは、１つのハ
ードウエアで等価的に複数（Ｒ）個のフイルタと
して動作させ得るいわゆる時分割多重化が可能な
点にある。Ｒ個のフイルタとして動作させるため
には上記乗算と加算をＴ／Ｒの時間内に終了しな
ければならないが、実際には演算時間が長いので
多重度Ｒを大きくできない。また、単体（Ｒ＝
１）のフイルタとして用いる場合でも、演算時間
が長いためサンプリング周期Ｔを小さくできない
から扱える周波数を高くできない。

このため、２進数の乗算器を用いないで式(3)の
フイルタ出力値を求める方法がいくつか知られて
いて、Peled、A.and Liu、B.：“Ａ new
hardware realization of digital filters”、
IEEE Trans.Acoust.、Speech＆Signal
Process.、ASSP−22、６、p.456（1974）および
アラン・クロワズイエ他のデイジタルフイルタ
（特公昭53−30972号）に述べられている。以下に
それらを説明する。

まず第１のもの（IEEE Trans.ASSP−22）に
ついて述べる。式(3)のサンプル値Z_iはデイジタル
的に扱う場合には２進数で表わされるが、正数も
負数も取り得る（正負両数を取り得る）ので正負
を含む２進数の表現方法いわゆる２の補数コード
で表わされる。すなわち、Z_iは２の補数コードサ
ンプル値である。この表現方法を用いてデータ語
長がＭビツトで表わされるZ_iの大きさは次のよう
になる（説明を簡単にするために、整数だけを考
えることにするが、以下の説明はもちろん小数に
も同様に適用できる）。

Z_i＝−Z_i ^M2^M-1＋_M-1 〓^J=1 Z_i ^j2^j-1 ……(4) ただし、Z_i ^jは０または１である。式(4)からZ_i ^M
が０のときはZ_iは正数になり、Z_i ^Mが１のときはZ_i
は負数になることがわかるのでZ_i ^Mは極性を表わ
すビツトであることがわかる。

式(4)を式(3)に代入すると Ｙ＝_N-1 〓ⁱ⁼⁰ α_i（−Z_i ^M2^M-1＋_M-1 〓^J=1 Z_i ^j2^j-1）＝−2^M-1 _N-1 〓ⁱ⁼⁰ α_iZ_i ^M＋_M-1 〓^J=1 2^j-1 _N-1 〓ⁱ⁼⁰ α_iZ_i ^j ……(5) となるので、数表出力ψ^jおよび関数ψを ψ^j△ ＝ψ（Z₀ ^j、Z₁ ^j、……、Z_N-1 ^j）△ ＝_N-1 〓ⁱ⁼⁰ α_iZ_i ^j ……(6) と定義すると、式(5)は Ｙ＝−ψ（Z₀ ^M、Z₁ ^M、……、Z_N-1 ^M）2^M-1＋_M-1 〓^J=1 ψ（Z₀ ^j、Z₁ ^j、……、Z_N-1 ^j）2^j-1 ＝−ψ^M2^M-1＋_M-1 〓^J=1 ψ^j2^j-1 ……(7) と表わされる。

式(6)の関数ψは、そのＮ個の変数Z₀ ^j、Z₁ ^j、…
…、Z_N-1 ^jの各々が０か１かによつて2^N通りの値
を取り得る。したがつて、式(6)のψ^jはＮ個の変数
Z₀ ^j、Z₁ ^j、……、Z_N-1 ^jの組、すなわち、Ｎ次元ベ
クトル（Z₀ ^j、Z₁ ^j、……、Z_N-1 ^j）をアドレス値と
して、2^N個のψの値が貯蔵してある読み出し専用
メモリ（ROM）もしくはランダムアクセスメモ
リ（RAM）等の蓄積装置から引出すことができ
る。ゆえに、式(7)からこのように引出したψ^jを順
次シストして加算する動作を（Ｍ−１）回繰返
し、Ｍ回目には引出したψ^Mをシフトして演算す
ることによりフイルタ出力Ｙを求められることが
わかる。この方法による構成を第１図に示す。第
１図は式(3)においてＮ＝５で、α_i＝a_i（ｉ＝０、
１、２）、α₃＝b₁およα₄＝b₂とし、Z_i＝x_o-1（ｉ＝
０、１、２）、Z₃＝y_o-1、Z₄＝y_o-2およびＹ＝y_o
として得られる y_o＝a₀x_o＋a₁x_o-1＋a₂x_o-2＋b₁y_o-1＋b₂y_o-2
……(8) なる２次の巡回形デイジタルフイルタの構成を示
す。このとき、関数ψ^jおよびψは式(6)より ψ^j＝ψ（x_o ^j、x_o-1 ^j、x_o-2 ^j、y_o-1 ^j、y_o-2 ^j） ＝a₀x_o ^j＋a₁x_o-1 ^j＋a_2o-2 ^j＋b₁y_o-1 ^j＋b₂y_o-2 ^j
……(9) であり、フイルタ出力y_oは式(7)より y_o＝−ψ^M2^M-1＋_M-1 〓^J=1 ψ^j2^j-1 ……(10) である。

第１図において、SR１〜SR３は直列形のシフ
トレジスタ、PSRは並列入力−直列出力形のシ
フトレジスタ、Ｒ１，Ｒ２はレジスタ、MEM１
はROMもしくはRAM等の蓄積装置、ADSは減
算可能な加算器、ACC１はADSおよびＲ２から
なり、Ｒ２の出力線が下位ビツト方向に１ビツト
ずらしてADSの一方の入力に結線された、すな
わちＲ２の下位２ビツト目がADSの下位１ビツ
ト目に結線されている累積装置であつて図示のご
とく構成してある。同図においては、サンプル値
x_oの各ビツトは最下位ビツトを先頭に順次直列に
シフトレジスタSR１に与えられる。また同時に
x_o-1の各ビツトがやはり最下位ビツトから順次シ
フトレジスタSR１からSR２に移動していき、
SR２からはx_o-2の各ビツトが順次出てくる。x_o、
x_o-1およびx_o-2の各ビツトはそれぞれ順次蓄積装
置MEM１に与えられる。同様にして並列にシフ
トレジスタPSRに貯蔵されたy_o-1の各ビツトが順
次シフトレジスタSR３に入つていき、SR３から
はy_o-2の各ビツトが順次出てくる。y_o-1および
y_o-2の各ビツトはそれぞれ順次蓄積装置MEM１
に与えられる。したがつて、蓄積装置MEM１に
は５ビツトの情報x_o ^j、x_o-1 ^j、x_o-2 ^j、y_o-1 ^j、y_o-2 ^j
が与えられる。第１図に示すように蓄積装置
MEM１には上記５ビツトをアドレス値とする32
の記憶個所があり、その各々にデータとして式(9)
によつて予め計算されたψの値がＢビツトの２の
補数コードで貯蔵されている。したがつて、与え
られた５次元ベクトル（x_o ^j、x_o-1 ^j、x_o-2 ^j、y_o-1
^ｊ、y_o-2 ^j）によりψ^jを引出すことができ、これが
レジスタＲ１に蓄積される。次にレジスタＲ１の
出力は蓄積装置ACC１中の加算器ADSに与えら
れ、レジスタＲ２に貯蔵されている部分和Ψ^j＝_j-1 〓^j=1 ψ^j2^j-1（加算器ADSの先の出力を１ビツト下位
ビツト方向にシフトしたもの）と加算される（こ
の動作はシフト加算と呼ばれる）。

次に蓄積装置MEM１には新しいベクトル（x_o ^j
＋１、x_o-1 ^j+1、x_o-2 ^j+1、y_o-1 ^j+1、y_o-2 ^j+1）が与えら
れ、これに対応したψ^j+1が引出される。これが再
びレジスタＲ１を通して加算器ADSで、レジス
タＲ２に貯蔵されている部分和_j 〓^j=1 ψ^j2^j-1とシフト
加算される。このような動作を（Ｍ−１）回繰返
し、Ｍ回目にはレジスタＲ２に貯蔵されている
（Ｍ−１）回シフト加算し得られた部分和_M-1 〓^J=1 ψ^j
2^j-1を１ビツトシフトしたものから、ベクトル
（x_o ^M、x_o-1 ^M、x_o-2 ^M、y_o-1 ^M、y_o-2 ^M）により蓄積
装置MM１から引出されたψ^MをレジスタＲ１を
通して加算器ADSで減算すれば式(10)のy_oが求め
られる。

この例は上述の２進数の乗算器を用いる方法よ
りも回路構成が簡単になり、演算時間も速くなつ
ているが、加算器が減算も可能でなければならな
いので、まだ回路構成および制御が複雑であると
いう欠点がある。

このため、第２の従来例（特公昭53−30972号）
として加算のみにより、フイルタ出力を求める方
法について述べる。サンプル値Z_iを Z_i＝_M 〓^j=1 Z_i ^j2^j-1 ……(11) なる形式をなす２進数で表わす。ただし、Z_iは０
または１である。

式(11)を式(3)に代入すると Ｙ＝_N-1 〓ⁱ⁼⁰ α_iM 〓^j=1 Z_i ^j2^j-1＝_M 〓^j=1 2^j-1 _N-1 〓ⁱ⁼⁰ α_iZ_i ^j ……(12) となるので、関数ψ^jおよびψを式(6)で定義すると
式(12)は Ｙ＝_M 〓^j=1 ψ（Z₀ ^j、Z₁ ^j、……、Z_o-1 ^j）2^j-1 ＝_M 〓^j=1 ψ^j2^j-1 ……（13） と表わされ、加算のみで減算を含んでいない。し
たがつて、式（13）はψ^jを順次Ｍ回シフト加算を
繰返すことによりフイルタ出力Ｙが得られること
を示している。

この例は加算器に減算を含める必要がないので
回路構成および制御も簡単になる。しかし、この
例がフイルタとして動作するためには、 () 式(11)から明らかなようにZ_iは非負（正また
は零）であること（使用できるる信号に制限が
課せられる） () 非巡回形フイルタの場合にはZ_iは入力サン
プル値のみであるから入力サンプル値が非負で
あればよいが、巡回形の場合にはZ_iは入力サン
プル値ばかりでなく出力サンプル値も含むから
Z_iが非負であると同時にＹが非負でなければな
らない。すなわちインパルス応答が非負になる
ようなα_iが必要であること等に限られ、他はフ
イルタ動作が不可能である。

したがつて、この例は極く限定された場合しか
通用できない。また実用的なフイルタとして望ま
れる要件はデイジタル信号（サンプル値）もアナ
ログ信号と同様に正負両数を取り得る（正負両符
号）信号である。正信号のみをフイルタリングす
るとフイルタ出力のオーバフローも大きくなる。

本発明の目的は、上記従来技術の欠点を改良
し、正負両符号の信号に対して使用可能であり、
かつ加算のみの演算によるデイジタルフイルタを
提供することにある。

本発明の最も基本的な特徴は、式(5)の第２式の
右辺における減算を表わす第一項が変数Z₀ ^M、
Z₁ ^M、……、Z_o-1 ^Mの関数になつていることに着目
し、第一項を定数に変換して、その定数を蓄積装
置に貯蔵して引出すことによりフイルタ出力を加
算のみの演算で求めるようにしたものである。以
下に本発明について詳細に説明する。

サンプル値Z_iは正負両符号信号であるから前述
の２の補数コードで表わすと Z_i＝−Z_i ^M2^M-1＋_M-1 〓^J=1 Z_i ^j2^j-1 ……(4) である。前述のように式(4)を式(3)に代入すると式
(5)が導かれる。

Ｙ＝−2^M-1 _N-1 〓ⁱ⁼⁰ α_iΣ_i ^M＋_M-1 〓^J=1 2^j-1 _N-1 〓ⁱ⁼⁰ α_iZz_i ^j ……(5) ところで、留意すべきことは、 Z_i ^j＋_i ^j＝１ ……（14） が恒等的に成り立つことである。ただし、_i ^jはZ_i
^ｊの否定を表わす。すなわちZ_i ^j＝０のとき、_i ^j＝
１であり、Z_i ^j＝１のとき、_i ^j＝０である。

式（14）よりZ_i ^j＝１−_i ^jであるから、式(5)の
第２項に代入すると Ｙ＝−2^M-1 _N-1 〓ⁱ⁼⁰ α_iZ_i ^M＋_M-1 〓^J=1 2^j-1 _N-1 〓ⁱ⁼⁰ α_i（１−_i ^j）＝_M-1 〓^J=1 2^j-1 _N-1 〓ⁱ⁼⁰ α_i−_M 〓^j=1 2^j-1 _N-1 〓ⁱ⁼⁰ α_{i i} ^j ……（15） となる。ただし、 _i ^M△ ＝Z_i ^M ……（16） と定義する。式（16）は２の補数コードで表わさ
れたZ_iの極性ビツトをその反転された_i ^Mと形式
的に見なすことを示している。

したがつて、関数ψ₁ ^j、ψ₁および定数ψ_I ^M+1をそ
れぞれ ψ_I ^j△ ＝ψ_I（₀ ^j、_I ^j、……、_N-1 ^j）△ ＝−_N-1 〓ⁱ⁼⁰ α_{i i} ^j
……（17） ψ₁ ^M+1△ ＝2^-M _M-1 〓^J=1 2^j-1 _N-1 〓ⁱ⁼⁰ α_i＝ 2^-M（2^M-1−１）_N-1 〓ⁱ⁼⁰ α_i ……（18） と定義すると式（15）は Ｙ＝ψ_I ^M+12^M＋ 〓^j=1M ψ_I ^j2^j-1＝_M+1 〓^j=1 ψ_I ^j2^j-1 ……（19） となる。ところで式（18）はZ_iの語長Ｍが十分大
きいときには近似的に ψ₁ ^M+1（1/2）_N-1 〓ⁱ⁼⁰ α_i△ ＝Ａ（定数） ……（18′） と表わされる。さらに式（19）は Ｙ＝〔ψ_I ^M+1＋〔ψ_I ^M＋…＋〔ψ_I ^j＋…＋｛ψ_I ³＋（ψ
_I ²＋ψ_I ¹2^-1）2^-1｝2^-1…〕2^-1…〕2^-1〕2^M……（20） とも表わされる。ここで部分和Ψ^jを Ψ^j△ Ψ^j△ ＝ψ_I ^j＋〔ψ_I ^j-1＋……＋｛φ_I ³＋ψ_I ²＋ψ_I ¹2^-1）2^-1
｝2^-1……〕2^-1……（21） と定義すると Ψ^j＝ψ_I ^j＋Ψ^j-12^-1 ……（22） が成り立つ。ただし、Ψ⁰△ ＝０とする。

式（21）より式（20）は Ｙ＝Ψ^M+12^M ……（23） と表わされる。

なお、式（14）の代わりに、恒等式 Z_i ^M＋_i ^M＝１ ……（14′） を用いて、Z_i ^M＝１−_i ^Mを式(5)に代入すると式
（15）は Ｙ＝−2^M-1 _N-1 〓ⁱ⁼⁰ α_i＋_M 〓^j=1 2^j-1 _N-1 〓ⁱ⁼⁰ α_iZ_i ^j ……（15′） に変わる。ただし、 Z_i ^M△ ＝_i ^M ……（16′） と定義する。このとき、 ψ_I ^j△ ＝ψ_I（₀ ^j、₁ ^j、……、_N-1 ^j）△ ＝_N-1 〓ⁱ⁼⁰ α_iZ_i ^j
……（17′） ψ_I ^M+1△ ＝−（1/2）_N-1 〓ⁱ⁼⁰ α_i（定数） ……（18″） と定義すると式（16′）および式（15′）はそれぞ
れ Ｙ＝ψ_I ^M+12^M＋_M 〓^j=1 ψ_i ^j2^j-1＝_M+1 〓^j=1 ψ_i ^j2^j-1 ……（19） となり、前述の式（16）および式（19）と全く同
じになる。したがつて、この場合も以下に述べる
第１および第２実施例は同じである。本発明は、
式（16）、（17）｛（17′）｝、（18）｛（18″）｝、
（19）ま
たは式（16）、（17）｛（17′）｝、（18）｛（18″）
｝、
（22）、（23）の演算原理を基礎におき、つぎのよ
うな構成をその要旨とする。

すなわち、相継いで到来するＮ個の正負を含む
Ｍビツトの２の補数コードサンプル値（２進コー
ドサンプル値）Z_iをフイルタし、所定の関数で表
現されるフイルタ出力を出力するデイジタルフイ
ルタにおいて、 該２進コードサンプル値Z_iを受領し、その受領
した該２進コードサンプル値Z_iの極性を示すビツ
トを除くすべてのビツトを反転手段により反転
し、その反転したサンプル値_i＝_i ^M _i ^M……_i ²
_i ¹をＮ個（ｉ＝０、１、……、Ｎ−１）用意
し、ベクトル発生手段によりＮ次元ベクトル
（₀ ^j、₁ ^j、……、_o-1 ^j）を発生する。

要するに、該ベクトル発生手段では、Ｎ個の反
転された該２進コードサンプル値の各ビツトに対
応するＮビツト情報を順次、発生出力する。そし
て、このベクトル発生手段により順次、発生出力
される該Ｎビツト情報は、第（Ｍ＋１）回目以外
でその情報が所定ベクトルであることを検出する
ためのベクトル検出手段に入力される。

このベクトル検出手段による検出出力は、累算
装置により係数α_iおよび該Ｎビツト情報で定まる
関数ψと関連づけられた所定の数式で処理され
る。係数α_iおよび関数ψは、該所定の数式で用い
る定数値Ａとともに蓄積装置に蓄積される。この
蓄積装置では所定アドレスに該定数値Ａが、それ
以外のアドレスに係数α_iと該Ｎビツト情報で定ま
る関数ψが蓄積されている。この蓄積装置からＮ
次元の零ベクトルを除くベクトル（₀ ^j、₁ ^j、…
…、^n-1j）をアドレス値として出力ψ₁ ^jを引き出
す。その出き出した出力ψ₁ ^jを、つまり、零ベク
トルのアドレス値に対しては（零ベクトルに対す
るψ₁ ^jの値が零であるから）零をシフト加算器
（累積装置）に加える。この動作をＭ回繰返した
後、（Ｍ＋１）回目には蓄積装置から定数値Ａを
引き出して累積装置に加える。

以上のほか、該Ｎビツト情報を受領し、１≦ｊ
≦ＭのＭ回においては、該ビツト情報に対応する
関数ψを格納（蓄積）したアドレスを発生し、
（Ｍ＋１）回目には前記所定アドレスを発生する
アドレス発生手段を備えている。こうして、式
（19）または式（23）によるフイルタ出力Ｙが得
られる。すなわち、加算のみの演算によつてもと
の正負両符号のサンプル値Z_iに対するフイルタ出
力Ｙが求まる。

つぎに、図面に示した実施例について本発明を
具体的に説明する。なお、第２図および第３図の
実施例はいずれも簡単のためにまた対比のために
前記第１図の場合と同様に式(8)で示される２次の
巡回形デイジタルフイルタについて構成したもの
である。このとき、関数ψ_I ^jおよびψ_Iは式（17）
より ψ_I ^j＝ψ_I（_o ^j、_o-1 ^j、_o-2 ^j、_o-1 ^j、_o-2 ^j） ＝−（a₀ ^nj＋a_{1 o-1} ^j＋a_{2 o-2} ^j ＋b_{1 o-1} ^j＋b_{2 o-2} ^j） ……（24） であり、定数φ_I ^M+1は式（18）または式（18′）よ
り φ_I ^M+1＝Ａ＝2^-M（2^M-1−１）（a₀＋a₁＋a₂＋b₁＋b₂）
（1/2（a₀＋a₁＋a₂＋b₁＋b₂）……（25） である。式（19）と式（23）は等価であるので動
作説明の便宜上式（23）を用いるとフイルタ出力
y_oは y_o＝Ψ^M+12^M ……（26） となる。

第１実施例について、第２図によつて説明す
る。

第２図において、EOR１，EOR２は排他的論
理和、SR１〜SR３は直列形のシフトレジスタ、
PSRは並列入力−直列出力形のシフトレジスタ、
NOTは否定、ORは論理和、AND１〜AND５は
論理積、MEM２はROMもしくはRAM等の蓄積
装置、Ｒ１，Ｒ２はレジスタ、ADは加算器、
ACC２はADおよびＲ２からなり、ACC１と同様
にＲ２の出力を下位ビツト方向に１ビツトシフト
してADの入力に結線された累積装置であつて図
示のごとく構成してある。第２図においては、サ
ンプル値x_oの各ビツトは最下位ビツトを先頭に順
次直列にEOR１に印加され、極性ビツトの通過
時間以外の時信号L_Mをハイレベルにすることに
より極性ビツトを除くすべてのビツトを反転し
て、x_oの極性ビツトを除くすべてのビツトを反転
したサンプル値_oとしてシフトレジスタSR１に
与えられる。また同時に１サンプル時間遅延され
た入力サンプル値_o-1の各ビツトが順次シフトレ
ジスタSR１からSR２に移動していき、SR２か
らは２サンプル時間遅延された入力サンプル値
x_o-2の各ビツトが順次出てくる。_o、_o-1および
x_o-2の各ビツトはそれぞれ順次論理積AND１〜
AND３を通して蓄積装置MEM２、および論理
和ORに与えられる。同様にして並列にシフトレ
ジスタPSRに貯蔵された１サンプル時間遅延さ
れた出力サンプル値y_o-1の各ビツトが順次直列に
前記と同様の極性ビツトを除くすべてのビツトを
反転するための排他的論理和EOR２を通つて
y_o-1の極性ビツトを除くすべてのビツトを反転し
たサンプル値_o-1としてシフトレジスタSR３へ
移動していき、SR３からは２サンプル時間遅延
された出力サンプル値_o-2の各ビツトが順次出て
くる。_o-1および_o-2の各ビツトはそれぞれ順次
論理積AND４およびAND５を通して蓄積装置
MEM２、および論理和ORに与えられる。した
がつて蓄積装置MEM２には５ビツトの情報_o ^j、
x_o-1 ^j、_o-2 ^j、_o-1 ^j、_o-2 ^jが与えられる。蓄積装
置MEM２は、第２図に示されているように５ビ
ツトの情報_o ^j、_o-1 ^j、_o-2 ^j、_o-1 ^j、_o-2 ^jをア
ド
レス値とする32の記憶個所があり、５次元の零ベ
クトル（０、０、０、０、０）のアドレス値を除
く各アドレス値にデータとして式（24）によつて
予め計算されたψ₁の値がＢビツトの２の補数コ
ードで貯蔵されている。零ベクトルのアドレス値
には、式（24）から明らかなようにψ₁の値が零
ベクトルに対して零であるから、式（25）によつ
て予め計算された定数Ａの値がＢビツトの２の補
数コードで貯蔵されている。与えられる５次元ベ
クトル（_o ^j、_o-1 ^j、_o-2 ^j、_o-1 ^j、_o-2 ^j）が零
ベ
クトルに等しくないときには、蓄積装置MEM２
からψ₁ ^jを引出し、レジスタＲ１に蓄積される。

はじめのＭ回の動作中、信号H_M+1はローレベ
ルにしてあるので、ベクトル（_o ^j、_o-1 ^j、_o-2
^ｊ、_o-1 ^j、_o-2 ^j）が零ベクトルに等しいときには
論理和ORから零ベクトルの検出結果としてロー
ルベル信号が出力され、このローレベル信号がレ
ジスタＲ１にクリア信号として供給されるためレ
ジスタＲ１の内容を零にする。

次にレジスタＲ１の出力は累算器ACC２中の
加算器ADに与えられ、レジスタＲ２に貯蔵され
ている部分和Ψ^j-1とシフト加算されてΨ^jが求め
られる。

このような動作を（Ｍ−１）回繰返してΨ^M-1
を求め、Ｍ回目には信号L_Mをローレベルにして
反転されない極性ビツトそのものを成分とするベ
クトル（_o ^M、_o-1 ^M、_o-2 ^M、_o-1 ^M、_o-2 ^M）につ
いて上記動作を行なつてΨ^Mを求め、（Ｍ＋１）回
目には信号H_M+1をハイレベルにして、論理和OR
の出力、すなわち零ベクトルの検出結果をハイレ
ベルとすることにより、レジスタＲ１をクリアし
ないようにするとともに否定NOTから生じたロ
ーレベル信号により論理積AND１〜AND５から
零ベクトルを発生させ、その零ベクトルをアドレ
ス値として蓄積装置MEM２から引出された定数
値ＡをレジスタＲ１を通して加算器ADに与えら
れ、レジスタＲ２に貯蔵されている部分和Ψ^Mと
シフト加算すればΨ^M+1すなわち式（26）のフイ
ルタ出力y_oが求められる。

また、第１実施例において累積装置ACC２中
のレジスタＲ２を並列入力−並列出力形のシフト
レジスタに置換えてもよい。

つぎに、第２実施例について、第３図によつて
説明する。

第３図は第２図と殆んど同じであるが、相異し
ているのは、第２図の累積装置ACC２の代りに
レジスタＲ２を並列入力−並列出力形のシフトレ
ジスタPPRに置換した累積装置ACC３が設けら
れている点である。

第３図の動作については第２図の場合と異なる
点についてのみ説明を加える。与えられた５次元
ベクトル（^j _o、^j _o-1、^j _o-2、^j _o-1、^j _o-2）が
零ベ
クトルに等しいときに、第２図では論理和ORの
出力、すなわち零ベクトルの検出結果によつてレ
ジスタＲ１の内容を零にして、そのレジスタＲ１
の出力を加算器ADに加えているのに対して、第
３図においては論理和ORの出力信号、すなわち
零ベクトルの検出結果としての信号を累積装置
ACC３中のシフトレジスタPPRのシフト信号と
して供給し、該シフトレジスタPPRの内容を１
ビツトシフトすることにより等価的に零なるψ₁ ^j
をシフト加算している。

第２実施例は（Ｍ＋１）回目に生ずるものを除
く零ベクトルに対しては加算を行なわないように
構成されているので、フイルタ出力y_oを求めるた
めの演算時間が短縮できる。

また、第２実施例において、レジスタＲ１を省
略し、蓄積装置MEM２と累積装置ACC３とを直
接結線してもよい。

第１実施例および第２実施例において、蓄積装
置へのアドレス値として用いられている５次元ベ
クトルの成分の順序は任意でよい。それにともな
つて蓄積装置の内容を対応させる。

また、５ビツトの情報_o ^j、_o-1 ^j、_o-2 ^j、_o-1
^ｊ、_o-2 ^jを発生する手段及び零ベクトルに対して
等価的にψ₁ ^jを零にする動作は当然他にも考えら
れる。定数ψ₁ ^M+1を零ベクトルのアドレス値に対
応する記憶個所に貯蔵したが、ψ₁ ^jが零になるベ
クトル（_o ^j、_o-1 ^j、_o-2 ^j、_o-1 ^j、_o-2 ^j）のア
ド
レス値に対する記憶個所に貯蔵してもよい。

さらに、アドレス値は５次元ベクトル（_o ^j、
x_o-1 ^j、_o-2 ^j、_o-1 ^j、_o-2 ^j）で定められていたが
、
一般的に５ビツトの情報_o ^j、_o-1 ^j、_o-2 ^j、_o-1
^ｊ、_o-2 ^jの関数（_o ^j、_o-1 ^j、_o-2 ^j、_o-1 ^j、
_o-2 ^j
により定まるアドレス値）として定めることもで
きる。

【図面の簡単な説明】

第１図は減算可能な加算器を用いた従来のデイ
ジタルフイルタの構成を示す図、第２図は第１図
の従来例と対比できる構成を有する本発明の一実
施例を示す図、第３図は本発明の他の実施例を示
す図である。 図において、ADSは減算可能な加算器、ADは
加算器、MEM１，MEM２は蓄積装置、SR１〜
SR３は直列形のシフトレジスタ、PSRは並列入
力−直列出力形のシフトレジスタ、Ｒ１，Ｒ２は
レジスタ、PPRは並列入力−並列出力形のシフ
トレジスタ、EOR１，EOR２は排他的論理和、
AND１〜AND５は論理積、ACC１，ACC３は
累積装置をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ 相継いで到来するＮ個の正負を含むＭビツト
   ２進コードサンプル値Z_iをフイルタし、 Ｙ＝_N-1 〓ⁱ⁼⁰ α_iZ_i （ただし、Z_i＝−Z^M _i2^M-1＋_M-1 〓^J=1 Z_i ^j2^j-1） なる関数によつて表わされるフイルタ出力Ｙを出
   力するデイジタルフイルタにおいて、 該２進コードサンプル値を受領し、極性を示す
   ビツト以外を選択的に反転する反転手段と；Ｎ個
   の反転された２進コードサンプル値の各ビツトに
   対応するＮビツト情報を順次出力するベクトル発
   生手段と；Ｍ＋１回目以外で該Ｎビツト情報が所
   定ベクトルであることを検出するベクトル検出手
   段と；所定アドレスには定数値Ａを、それ以外の
   アドレスには係数α_iと該Ｎビツト情報で定まる関
   数ψとを蓄積する蓄積装置と；該蓄積装置の出力
   ψ^jと該ベクトル検出手段の出力とを受領し、該Ｎ
   ビツト情報が所定ベクトルでないとき、 ^j＝ψ^j+Ψ^j-12^-1 なる累算を行い、 該Ｎビツト情報が所定ベクトルであるとき、 Ψ^j＝Ψ ^j-12^-1 なる計算を行う累算装置と； 該Ｎビツト情報を受領し、１≦ｊ≦ＭのＭ回に
   おいては、該Ｎビツト情報に対応する関数ψを格
   納したアドレスを発生し、Ｍ＋１回目には該所定
   アドレスを発生するアドレス発生手段とを備えた
   ことを特徴とするデイジタルフイルタ。