JPH05715B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ブラウン管（CRT）上にチヤンネ
ル番号、時刻表示などの文字を表示させるための
映像信号を発生し、しかも、これらの表示の切り
換えをすこぶる能率的に行わせることのできる
CRT表示用大規模集積回路に関する。

従来例の構成とその問題点 近年、テレビジヨン受像機に対して各種の機能
を付加するための取り組みがなされ、上述したよ
うに画面の特定部分にチヤンネル番号あるいは時
刻などを表示することのできる機能をもつたテレ
ビジヨン受像機が実現されるに至つている。

第１図は、たとえば12時35分（12：35）の時刻
表示がなされた場合の画面の状態とその表示原理
を示す図であり、時刻表示が第ｎ番目の走査線か
ら開始され、図示するように12：35の時刻表示が
画面上に表示される。

第２図は、走査線２本と発振出力パルス
（Posc）２パルス分で１ドツトを構成するととも
に、５×７ドツトで１文字の表示がなされ、さら
に、１行をＸ文字、全体がＹ行である表示をなす
ことのできる従来のCRT表示用大規模集積回路
の回路構成を示すブロツク図であり、図示するよ
うに、インバータ、NANDゲートならびにコン
デンサで構成される発振回路部１、ｍ進カウンタ
２、RSフリツプフロツプ３、12進カウンタ４、
Ｘ進カウンタ５、データメモリ６、ｎ進カウンタ
７、RSフリツプフロツプ８、16進カウンタ９、
Ｙ進カウンタ１０、文字発生器（リードオンリメ
モリ）１１、出力回路１２ならびにNORゲート
１３で構成されている。なお、１４は垂直同期信
号の印加される端子、１５は水平同期信号の印加
される端子、１６はデータの入力される端子そし
て１７は映像回路への信号が出力される端子であ
る。

ところで、かかる回路構成を具備する大規模集
積回路による制御によつて第１図で例示した表示
を行わせる場合、１行が５文字の時刻表示である
ためＸ進カウンタ５を５進のカウンタで構成す
る。一方、表示行数が１行であるため、Ｙ進カウ
ンタ１０は不要となる。したがつて、第２図で示
したＹ進カウンタ１０が除かれ、図中、点線で示
したように、16進カウンタ９のオーバフロー出力
端子OVFとRSフリツプフロツプ８のクリア端子
CLRが直結される構成となる。

以上説明した構成のCRT表示用大規模集積回
路は次のような動作を実行する。

(1) テレビジヨン受像機に表示すべきデータを端
子１６からデータメモリ６へ入力する。

(2) テレビジヨン受像機の１画面の開始を示す垂
直同期信号が端子１４に入力されることによつ
て、ｎ進カウンタ７、RSフリツプフロツプ８
ならびに16進カウンタ９の全てがクリアされ、
出力端子１７から映像回路への出力が無効状態
（disable）とされる。

(3) 垂直同期信号がなくなつたのち水平同期信号
が端子１５から入力されると、ｎ進カウンタ７
が計数動作を実行し、水平同期信号がｎ回入力
されるとオーバフローしてRSフリツプフロツ
プ８をセツトする。そして、このRSフリツプ
フロツプ８のセツトにより垂直方向の表示状態
が成立する。

(4) また、水平同期信号の入力があると、ｍ進カ
ウンタ２、RSフリツプフロツプ３、12進カウ
ンタ４ならびに５進カウンタ５の全てがクリア
され、水平方向の表示に関して初期値化がなさ
れる。この結果、表示は無効状態とされる。さ
らに、発振回路部１の発振も停止する。

(5) 水平同期信号がなくなると、発振回路部１が
発振を開始し、所定の周波数の信号が出力され
る。

(6) 発振回路部１からの出力信号はｍ進カウンタ
２へ入力され、ｍ進カウンタ２はｍ個の発振出
力パルスの到来によつてとオーバフローし、
RSフリツプフロツプ３がセツトされる。そし
て、RSフリツプフロツプ３と垂直同期信号部
のRSフリツプフロツプ８がともにセツトされ
ると、垂直ならびに水平の両方向で有効状態
（enable）とされている部分だけの表示がなさ
れるところとなる。

第３図は、上記の表示がなされる場合の文字
発生器１１の出力と、12進カウンタ４ならびに
16進カウンタ９の関係を示す図である。

(7) ５進カウンタ５によつてアドレスされるデー
タならびに12進カウンタ４と16進カウンタ９に
よつてアドレスされる文字発生器１１の内容を
読みだし、これを出力回路１２、出力端子１７
を経て映像回路へ出力する。すなわち、最初の
状態では、５進カウンタ５は最初のデータ、
12：35の表示をなす場合には数字１をアドレス
しており、また、第３図で示すように16進カウ
ンタ９は垂直方向ドツトのうち最上位のドツト
を、12進カウンタ４は水平方向５ドツトのうち
最も左側に位置するドツトをそれぞれアドレス
している。この時の文字発生器１１の出力には
第３図中に破線で示すように文字の出力は存在
しない。

(8) 12進カウンタ４は発振回路部１からの発振出
力パルスを受けて計数動作を実行し、そのアド
レスに対応した出力を文字発生器１１から得
る。第３図で示す例では、０〜３までの期間で
は出力がなく、４〜５の期間で文字出力があ
り、さらに６〜９の期間では出力がない。な
お、10〜11の期間は隣接する文字間の間隔に相
当しており、この期間はデータとは関係なく映
像回路への出力はない。

(9) 12進カウンタ４がオーバフローすると５進カ
ウンタ５にはカウント入力が１つ加えられ、デ
ータメモリ６の次のデータ、12：35の表示をな
す場合には数字２がアドレスされる。以下同様
にして映像信号が出力され、走査線１本分に相
当する５文字の表示信号出力が得られる。そし
て、順次、５文字分の表示信号を出力すると５
進カウンタ５はオーバフローし、文字発生器は
無効状態とされ、一切の表示信号がなくなる。

(10) 次に水平同期信号が入力されると16進カウン
タ９にはカウント入力が１つ加えられ、上述し
た(5)〜(9)の動作をくり返し、次の走査線１本分
に相当する５文字分の表示信号を出力する。以
下同様にして順次に走査がなされ、16進カウン
タ９がオーバフローしたところで表示が終了す
る。

第４図は、以上説明してきたCRT表示、走査
線ならびに文字発生器１１の出力との関係を示す
図であり、第４図ａで示すように、表示（12：
35）は第ｎ番目の走査線から第ｎ＋13番目の走査
線による走査期間でなされる。また、第４図ｂ
は、水平同期信号（Hsync）、発振回路部１の出
力（OSC）ならびに第ｎ番目〜第ｎ＋２番目の
走査時の文字発生器１の出力信号との関係を示す
タイミングチヤートであり、図示するように水平
同期信号Hsyncがなくなつたところで発振回路部
１から発振出力が出力され、ｎ番目ならびにｎ＋
１番目の走査時には、１、２、３、５の４文字に
対応するところで文字発生器１１には文字信号出
力があり、また、ｎ＋２番目では１、２：３、５
の５文字に対応するところで文字信号出力があ
る。以下ｎ＋13番目の走査時まで文字信号出力が
生じ、第４図ａで示したように12：35の表示がな
される。なお、第４図ｂの出力信号による表示は
映像回路が接地レベルとなることによつて画面に
白色の表示がなされるものとしている。すなわ
ち、第２図の回路において文字発生器１１から第
４図ｂで示した高レベル“Ｈ”の文字信号出力が
発生したとき、出力回路１２の構成要素であるト
ランジスタが導通し、端子１７のレベルが接地レ
ベルとなることによつて映像回路を選択的に接地
レベルとすることができる。ところで、文字発生
器１１の出力信号レベルが低レベル“Ｌ”である
ときには、前記のトランジスタはしや断状態とな
り映像回路には何等影響はなく、受信中の画像が
表示される。さらに、文字発生器が無効状態とさ
れている間はアドレスとは無関係に文字発生器は
“Ｌ”レベルを出力し画面に影響を及ぼさないよ
う動作する。

第４図ｃは、垂直同期信号（Vsync）、水平同
期信号（Hsync）、文字信号入力（CHYR）の時
間関係ならびに水平同期信号（Hsync）、表示お
よび文字信号出力（CHAR）の関係を概要的に
示す図であり、VsyncとHsrncの関係以外は第４
図ａ，ｂで示した通りである。

従来のCRT表示用大規模集積回路は上記のよ
うな構成を具備し、画面上に時刻などを表示する
動作を実行する。ところで、このような従来の
CRT表示用大規模集積回路による表示は、時間
あるいはチヤンネルについてなされるものの、表
示される文字数はせいぜい10文字程度であつた。

然るに、テレビジヨン受像機ならびにビデオテ
ープレコーダのより一層の高機能化が急速に進
み、上記の10文字程度の表示をはるかに超える多
数文字の表示、及び文字のカラー表示を行う必要
性が生じるに至つている。

第５図はホームビデオにおけるCRT表示の従
来例を示したもので、プログラムを入力あるいは
確認する場合の表示画面を例に示している。画面
の意味は多数あるプログラムのうちプログラム１
（PROG1）では日曜日（SUN）に10チヤンネル
を10時45分（ONTIME10：45）からVTRに録画
を始め、11時30分（OFFTIME11：30）に録画を
終了する事を示している。また、表示の色は第５
図中破線で囲んだ領域３２が青色、破線で囲んだ
領域３３が緑色、破線で囲んだ領域３４が赤色に
なつている。次に第５図の画面を表示する場合に
ついて説明する。第６図はデータメモリ６の構成
の一例を示しており、データ入力端子１６にデー
タろ入力する事によりメモリ制御回路１８から表
示データ用ランダムアクセスメモリ（以下、
RAM）１９への書込みアドレス、書込みデー
タ、書込み信号を発生し、第５図に相当するデー
タを表示データ用RAM１９に書き込む。この時
の状態を第７図に示す。第７図にはＸアドレス、
Ｙアドレスから成るRAMのアドレスも併記して
ある。第７図のうち“Ｐ”、“Ｒ”など文字の記入
されている部分は、第５図の画面とそれぞれに対
応するメモリの番地に、コード及び表示する色に
対応するコードが、またその他の部分には表示を
抑制するためのコードがそれぞれのRAM番地に
書き込まれている事を示している。次にデータ入
力端子２０，２１からＸ進カウンタ５、Ｙ進カウ
ンタ１０のデータが表示データ用RAM１９に入
力されその値に従つてRAMの内容が順次出力線
２２に呼出され、文字発生器１１を介してCRT
表示信号を発生する。ところが第６図の様な従来
の構成例では一つの画面を表示するのに16×５計
80文字に相当する大きな表示データ用RAMが必
要となる。このような実情からも明らかなよう
に、機器の高機能化に伴い表示する文字数が増大
し、また表示の色区分も複雑になり、表示データ
用RAMは大容量なものになる。これは大規模集
積回路を作る上でその半導体基板の占拠面積の増
大につながりコスト高の要因となる。さらに表示
用データRAMが大容量になると、転送するデー
タ量が増大し、この様な表示制御を行なつている
マイクロコンピユータの処理スピードの面、それ
に要するプログラムステツプ数の面から非常な不
都合が生じる。

発明の目的 本発明はこの様な不都合の排除を意図してなさ
れたもので、文字をカラー表示する場合、その表
示色は４色程度あれば十分機器の高機能化に対応
できる事に着目し、表示データ用RAM１９に書
き込むデータ量を減らし、表示色選択回路を付加
する事により、表示データ用RAM１９の小形化
を計り、データ転送を必要最少限にとどめた低価
格のCRT表示用大規模集積回路を提供しようと
するものである。

発明の構成 本発明は、表示データを入力する、書き換え可
能であり、第１出力端と第２出力端を有するメモ
リ部と、文字発生器と、２個の２入力AND回路
と、１個の３入力AND回路を有する表示色選択
回路とから成り、上記、３個のAND回路の１入
力端に、それぞれ文字発生器の出力端を接続し、
上記、２個の２入力AND回路の他の入力端に、
それぞれ、メモリ部の第１出力端、第２出力端を
接続し、上記３入力AND回路の他の２個の入力
端にメモリ部の第１出力端、第２出力端をそれぞ
れにインバータを介して接続したCRT表示用大
規模集積回路であり、前記表示色選択回路の付加
により、前記書き換え可能なメモリのメモリ容量
を減少させ、表示データ用RAMの小型化を可能
になしたものである。

実施例の説明 以下に図面を参照して本発明について詳しく説
明する。

第８図は本発明実施例のCRT表示用大規模集
積回路の回路構成を示すブロツク図であり、第２
図で示した従来のものとは、表示色選択回路２３
を備えている点で異なつている。表示色選択回路
２３にはデータメモリ６の出力信号の一部が加わ
るとともに、文字発生器１１からの出力も加わる
構成となつている。なお、これとともに出力回路
１２も、表示色選択回路２３の出力信号に対応さ
せて、１２ａ，１２ｂを設けている。

第９図は、第８図で示した表示色選択回路２３
の具体的な構成例を示す図である。図中２４は文
字発生器１１の出力信号OUTの入る端子、２５，
２６はデータメモリ６の出力信号の内２本の信号
が入る端子、２７，２８，２９は表示色選択回路
２３の出力端子である。２７，２８，２９は外付
けされる出力回路１２，１２ａ，１２ｂに接続さ
れる。表示色選択回路２３の内部はANDゲート
群３０及びインバータ群３１で構成される。以上
の構成からなる表示色選択回路２３では、端子２
５のレベルが“Ｈ”で、かつ端子２４のレベルが
“Ｈ”のときに端子２７のレベルが“Ｈ”になる。
同様に端子２６のレベルが“Ｈ”で、かつ端子２
４のレベルが“Ｈ”のときに端子２８のレベルが
“Ｈ”になる。また、端子２５，２６のレベルが
共に“Ｌ”で端子２４のレベルが“Ｈ”の時には
端子２９のレベルが“Ｈ”になる。CRT画面に
文字出力が出るのは端子２７，２８，２９のいず
れかが“Ｈ”レベルの時である。出力回路１２，
１２ａ，１２ｂは通常CRT表示回路の色信号入
力回路であるが、例えば、１２を赤色入力回路、
１２ａを緑色入力回路、１２ｂを青色入力回路と
すると、端子２７が“Ｈ”の時には赤色の文字出
力がCRT画面に表示され、端子２８が“Ｈ”の
時は緑色の文字出力が表示され、端子２７、端子
２８が共に“Ｈ”の時には黄色の文字出力が、端
子２７、端子２８が共に“Ｌ”の時には青色の文
字出力が表示される。すなわち、端子２４が
“Ｈ”で文字出力がある時に、端子２５が“Ｈ”
であれば赤色の文字表示がなされ、端子２６が
“Ｈ”であれば緑色の文字表示がなされ、端子２
５と端子２６が共に“Ｈ”の時には黄色の文字表
示がなされ、端子２５と端子２６が共に“Ｌ”の
時には青色の文字出力がなされる。以上からわか
る様に端子２５及び端子２６の信号レベルの
“Ｈ”／“Ｌ”に応じてCRT表示文字の色を４色
に切り換える事ができる。上記の例では端子２
５，２６，２７を、それぞれ赤色、緑色、青色入
力回路に接続した場合であつたが、端子２６，２
７，２８をそれぞれ、緑色、青色、赤色入力回路
に接続すれば赤色、緑色、青色、シアンの４色表
示が得られる。通常のカラー表示では端子２５、
端子２６に対応する端子がもう一端子あり、これ
ら３端子のレベルによつて８色の表示を行なう様
になつている。ところがそのためには、例えば第
５図のカラー表示を行なうためには16×５×３＝
250ビツトの色表示用データメモリが必要になる。
これに対し、本発明によると、この表示色選択回
路２３を使用する事により、色表示用データメモ
リが16×５×２＝160ビツトと減少する。この場
合表示できる色は４色と限定されるが、色入力回
路への接続を変える事により８色の内の４色の任
意に選択でき、機器の高機能化には十分対応でき
る。大規模集積回路において、この色表示用デー
タメモリの占拠する基板面積は上記の表示色選択
回路２３に比べて大きく、特に表示する文字数が
多くなるとその面積も増大するため、上記の表示
色選択回路を付加し、色表示データビツトを１ビ
ツト減らす事は安価で機器の高機能化に十分対応
できるCRT表示用大規模集積回路を実現する上
で非常に好都合である。

発明の効果 以上説明したところから明らかな様に、本発明
のCRT表示用大規模集積回路は、色表示選択回
路を付加する事によりCRT上に文字をカラー表
示するための表示データ用メモリを減少させ、デ
ータ転送を必要最少限にとどめることのできるも
のであり、極めて安価で効率的なCRTカラー表
示を実現する事ができ、機器の高機能化に十分対
応できるものである。

【図面の簡単な説明】

第１図は所定の時刻表示がなされた場合の画面
の状態とその表示原理を示す図、第２図は５文字
表示のための従来のCRT表示用大規模集積回路
の回路構成を示す図、第３図は表示がなされる場
合の文字発生器の出力と、12進ならびに14進カウ
ンタの関係を示す図、第４図ａ〜ｃはCRT表示、
走査線、水平ならびに垂直同期信号、発振出力お
よび文字発生器の出力の関係を示す図、第５図は
多数の文字をカラー表示した状態を示す図、第６
図は従来例によるデータメモリの構成例を示す
図、第７図は従来例による表示用RAMのデータ
例を示す図、第８図は本発明によるCRT表示用
大規模集積回路の回路構成を示す図、第９図は本
発明の実施例による表示色選択回路の回路構成を
示す図である。 １……発振回路部、２……ｍ進カウンタ、３，
８……RSフリツプフロツプ、４……12進カウン
タ、５……Ｘ進カウンタ、６……データメモリ、
７……ｎ進カウンタ、９……16進カウンタ、１０
……Ｙ進カウンタ、１１……文字発生器、１２，
１２ａ，１２ｂ……外付けされる出力回路、１３
……NOR回路、１４……垂直同期信号印加端子、
１５……水平同期信号印加端子、１６……データ
入力端子、１７，１７ａ，１７ｂ……信号出力端
子、１８……RAM制御回路、１９……表示デー
タ用RAM、２０……Ｘ進カウンタ出力の加わる
端子、２１……Ｙ進カウンタ出力の加わる端子、
２２……データメモリ部出力線、２３……表示色
選択回路、２４……文字発生器の出力が加わる端
子、２５，２６……データメモリ部出力の加わる
端子、２７，２８，２９……表示色選択回路の出
力端子、３０……AND回路、３１……インバー
タ回路、３２，３３，３４……カラー領域。

Claims (1)

【特許請求の範囲】
1. １ 表示データを入力し、第１出力端と第２出力
   端を有する書き換え可能なメモリ部と、文字発生
   器と、２個の２入力AND回路と、１個の３入力
   AND回路を有する表示色選択回路とから成り、
   前記２個の２入力AND回路および１個の３入力
   AND回路の各１入力端に、それぞれ、前記文字
   発生器の出力端を接続し、前記２個の２入力
   AND回路の他の入力端に、それぞれ、前記メモ
   リ部の第１出力端、第２出力端を接続し、前記３
   入力AND回路の他の２個の入力端に、前記メモ
   リ部の第１出力端、第２出力端を、それぞれにイ
   ンバータを介して、接続したCRT表示用大規模
   集積回路。