JPS643959U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の動作原理を示す図、第２図は
トレース・メモリへの記録状態を示す説明図、第
３図は本考案に係るマイクロプロセツサ・アナラ
イザの一実施例を示す構成図、第４図はブレーク
時の不要データのサンプル状態を説明するための
図、第５図はＳＴＵＢを実行した場合の不要デー
タのサンプル状態を説明するための図である。 １…ターゲツトμＰ、２…ＳＴＵＢ検出回路、
３…メモリ・アドレス・カウンタ、４…タイミン
グ回路、５…トレース・メモリ、６…コントロー
ルＣＰＵ、７〜１０…３ステート・バツフア、１
１…ターゲツトμＰバス、１２…コントロールＣ
ＰＵバス、１３…表示装置。

Claims (1)

1. 【実用新案登録請求の範囲】 ターゲツト・マイクロプロセツサのバス信号が
   予め設定された条件に一致した場合、トレース・
   メモリへの記録動作を制御すると共にメモリ・ア
   ドレス・カウンタの計数動作を制御する信号を出
   力するＳＴＵＢ検出回路と、ターゲツト・マイク
   ロプロセツサの出力するバス・データからバスサ
   イクルに同期したサンプル・クロツクを前記メモ
   リ・アドレス・カウンタに与えるタイミング回路
   と、前記メモリ・アドレス・カウンタの出力する
   アドレスに前記ターゲツト・マイクロプロセツサ
   のバス・データを記録するトレース・メモリを備
   え、データをサンプルして順次トレース・メモリ
   に記憶し、得られたトレース・データを参照して
   ターゲツト・マイクロプロセツサの動作を解析す
   ることができるように構成されたマイクロプロセ
   ツサ・アナライザにおいて、 前記ターゲツト・マイクロプロセツサにブレー
   クがかかつた場合、トレース・メモリに記憶され
   たトレース・データ中、ターゲツト・マイクロプ
   ロセツサの種類および割り込みの種類に応じてブ
   レーク・ポイントから所定数のデータだけ遡つて
   特定ビツトの内容を書き換える処理を行う手段と
   、 前記トレース・データの表示の際には、前記特
   定ビツトが書き換えられたトレース・データにつ
   いては表示の対象から除外する手段 を具備したことを特徴とするマイクロプロセツ
   サ・アナライザ。