JPS645520B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、PCM方式記録再生装置、特に再生
時に例えば左チヤンネル、右チヤンネルの一方の
再生出力を他方の再生出力に比べて時間的前後関
係を与えることができるようにした装置に関する
ものであり、例えば左、右のスピーカセツトから
取聴者までの距離が相当異なつており左右のスピ
ーカセツトから取聴者への音の到達時間に差がで
きるような場合、この到達時間の差を左チヤンネ
ル、右チヤンネルの再生出力相互に時間的前後関
係を与えることにより略補償せんとするものであ
る。 一般に、PCM方式によりアナログ信号をデイ
ジタル信号に変換して、磁気テープ等の記録媒体
に記録する際、変換されたデイジタル信号はもと
のアナログ信号に比し周波数占有帯域が大幅に広
がることが知られている。例えば周波数帯域０〜
20KHzの通常のステレオ・オーデイオ信号を
PCM方式でデイジタル信号に変換した場合、
1MHz以上の周波数帯域を必要とするので、記録
媒体として代表的なものにビデオテープレコーダ
（以下VTRと略記する）が使用されている。 第１図はVTRを使用したPCM方式記録再生装
置の概略図を、第２図は各部の動作を説明する電
圧波形を示している。 第１図において、１は例えばマイクに接続され
る入力端子、２はローパスフイルター、３はサン
プル・ホールド回路、４はアナログ・デイジタル
変換（以下AD変換器と略記する）、５はメモリ
ー、６は変調側同期信号発生回路、７はビデオア
ンプであつて、これらで変調側信号処理系が構成
されている。 ８はVTRである。 ９は信号分離回路、１０はメモリー、１１はデ
イジタル・アナログ変換器（以下DA変換器と略
記する）、１２はサンプル・ホールド回路（以下
SH回路と略記する）、１３はローパスフイルタ
ー、１４はバツフアアンプ、１５は出力端子、１
６は復調側同期信号発生回路であつて、これらで
再生側信号処理系が構成されている。 上記構成による動作は次の通りである。 アナログ信号S₀は入力端子１を経てローパスフ
イルター２により帯域制限され、更に変調側同期
信号発生回路６において水晶発振器の発振周波信
号の分周により得られた信号S₁に応答してSH回
路３で標本化され信号S₂として出力される。 信号S₂はAD変換器４において変調側同期信号
発生回路６に関連して得られる信号のタイミング
でｎビツトのパラレルデイジタル信号S₃₁，S₃₂…
に変換されてそのまま或いはシフトレジスタ等に
よつてシリアル（直列）に変換され変調側同期信
号発生回路６によつて形成されたタイミングパル
スである信号に応じてメモリー５へ入力する。な
お、パラレルデイジタル信号S₃₁，S₃₂…のシリア
ルへの変換は、変調側同期信号発生回路６によつ
て上記変換のタイミングのための信号のｎ倍の周
波数で形成される信号に応じて実行するようにす
ることができる。 メモリー５に書き込まれた信号は変調側同期信
号発生回路６によつて形成された信号S₄に応じ
て、読み出されて信号S₅が得られる。 なお、以上ではアナログ信号S₀として片チヤン
ネルについて述べたが、他のチヤンネルについて
も同様にメモリー５に書き込まれ、これらチヤン
ネルの信号が交互に読み出されるようにすること
ができる。 この信号S₅はビデオアンプ７において、変調側
同期信号発生回路６からの信号に応じて複合映像
信号（ビデオ信号）S₆の垂直同期信号ａ−ｂ、水
平同期信号ａ−ａ、等化パルスａ−ｃ、等を除い
た映像信号部分ａ−ｄにデータであるデイジタル
信号として与えられる。 このようにして、ビデオ信号の映像信号部に信
号S₅が与えられる信号S₇がビデオアンプ７の出力
として得られ、これがVTRに供給されて記録さ
れる。 再生時には、VTRからの再生信号即ち信号Ｓ
は信号分離回路９において、復調側同期信号発生
回路１６へ供給される同期信号S₉とメモリーへ供
給されるデータS₈とに分離される。 復調側同期信号発生回路１６は信号分離回路９
からの同期信号から垂直同期区間を検出し位相制
御部（PLL）を制御して再生に必要なクロツク
を形成し、又水平同期パルスの周波数の信号を、
水平同期パルス、等化パルス、垂直同期パルスか
ら形成し、これによつて位相制御部を制御して、
再生に必要なクロツクを形成する。 データS₈は再生側同期信号発生回路１６からの
信号で読み取りメモリー１０へ書き込まれる。 メモリー１０から読み出されたデータはシフト
レジスタ等によつて直列形式（シリアル）から並
列形式（パラレル）に変換されて信号S₁₀，S₁₀…
が得られる。 この信号S₁₀，S₁₀…は、復調側同期信号発生回
路１６からの信号のタイミングによつて等間隔で
DA変換装置１１に入力されて、ここで復調側同
期信号発生回路１６からの信号でタイミングでデ
イジタル・アナログ変換が実行される。 このDA変換装置１１の出力である信号S₁₁は
SH回路を通して復調側同期信号発生回路１６か
らの信号S₁₂に応じて巾とタイミングを規定され
PAMである信号S₁₃が得られる。 信号S₁₃はローパスフイルター１３を通してア
ナログ信号S₁₄として得られ、更にはバツフアア
ンプ１４により増巾され出力端子１５に出力され
る。 なお、１７はビデオ信号の出力端子、１８はビ
デオ信号の入力端子である。 以上がVTRを利用したPCM方式記録再生装置
（以下PCMレコーダという。）の構成及び動作の
概略であるが、これはAD変換部２１、変調部２
２、復調部２３及びDA変換部２４に大別するこ
とができる。ここでAD変換部２１はローパスフ
イルタ２、SH回路、AD変換器４及び変調側同
期信号発生回路６を含む部分に、変調部２２はメ
モリー５、ビデオアンプ及び変調側同期信号発生
回路６を含む部分に、又復調部２３は信号分離回
路９、メモリー１０及び復調側同期信号発生回路
１６を含む部分に、DA変換部２４はDA変換器
１１、SH回路、ローパスフイルタ１８、バツフ
アアンプ１４及び復調側同期信号発生回路１６を
含む部分に対応している。 そして、PCMレコーダは、一般に、VTR等に
おけるドロツプアウト等による符号誤りに対する
対策として誤り訂正手段、誤り補正手段が講じら
れているが、以上では省略したので、一例を概略
的に述べる。 変調部２２は再生時のドロツプアウト等による
符号誤りの検出のために予め検査ワード、一例と
してはCRCCを付加する検査ワード付加回路がメ
モリー５の後段に含まれるように更に符号誤りの
あるときに訂正するためにPCM化されたデイジ
タル信号をインターリーブの関係になるように所
定順序にならびかえて配列したり又は予め訂正ワ
ード一例としてはPCM化されたデイジタル信号
の複数個から或る演算により得られる信号を付加
する訂正ワード付加回路がメモリー５の前段部に
含まれるようにされる一方、復調部２３は再生で
のドロツプアウト等による符号誤りの検出のため
の誤り検査回路がメモリー１０の前段部に含まれ
るようにされ、そしてインターブの関係を復元す
べく所定順序から元の時間順序にならびかえて実
時間順序に戻すデインターリーブ機能をメモリー
１０に含ませるのは勿論のこと、更に誤り検査回
路で符号誤りを検出したときの信号で上記或演算
式に基づいて誤りのない信号から上記符号誤りを
生じた信号に代えて用いるための訂正信号を得る
訂正回路又は前値保持方式、平均値内挿方式等に
より補正信号を得る補正回路をメモリー１０の後
段部に含ませる等が提案されている。 従つて、メモリー１０において、デインターリ
ーブにより実時間順序に戻されたデイジタル信号
が訂正回路、補正回路を通じて出力され、ひいて
は端子１５にアナログ信号として端子１５に出力
される。この端子１５は、いわゆるステレオの場
合、左チヤンネル、右チヤンネルがそれぞれ得ら
れるようにしているのは言う迄もない。 所が、この端子１５に得られる左チヤンネル、
右チヤンネルのアナログ信号をスピーカーで聴取
する場合、例えば左右のスピーカに対する聴取位
置が適切でないと、ステレオ感が損なわれる原因
となる。 聴取者は左、右のスピーカＬ，Ｒとの距離をそ
れぞれ等しくして聴取するのが好ましい聴取状態
であるが、住宅事情その他の要因で聴取者と左、
右のスピーカ間の距離を互に等しくして聴取し難
い場合も多く、この場合片側のチヤンネルの音量
を調節して音量だけ左右チヤンネルのバランスを
取つていたが、これでは聴取者への音の到達時間
差が補正されない結果、左チヤンネルの音と右チ
ヤンネルの音とが本来あるべき位相関係からずれ
て聴取されることになり不自然となつたりステレ
オ感が損こなわれる。 そこで、本発明はこのような問題を解消するに
有用なPCM方式記録再生装置を提供するもので
あつて、上記音の到達時間差を補正しうるように
するために、或るチヤンネルの出力を他のチヤン
ネルの出力に対して時間的にずらすことができる
ように配慮することを特徴とする。 以下に本発明のPCM方式記録再生装置を詳細
に説明する。第３図は、本発明のPCM方式記録
再生装置のメモリー部の一実施例を示す。 このメモリー部は、上記メモリー１０に相当す
るものであつて、CRCCによる誤り検出回路１０
ａ、デインターリーブ及びジツター吸収部１０
ｂ、訂正及び補正回路１０ｃ及びバツフアメモリ
ー１０ｄからなつている。 ここで、誤り検出回路１０ａ乃至訂正及び補正
回路３は前述の通りである。なお、デインターリ
ーブ及びジツター吸収部１０ｂはデイジタル的メ
モリを含むものであつてインターリーブの関係に
ある所定順序で逐次送られてくるデイジタル信号
をデイジタル的メモリに適宜書込き込み、且つ実
時間順序になるような関係でデイジタル的メモリ
から読み出すことにより実現することは提案され
ており、この読み出しの際にそれを正規のタイミ
ングに保つことによりジツターが吸収される。 こうして訂正及び補正回路１０ｃからは実時間
順序で右チヤンネル（Rchという。）と左チヤン
ネル（Lchという。）のデイジタル信号が逐次出
力され、バツフアメモリ１０ｄへ与えられる。 このバツフアメモリ１０ｄは、Rchのデイジタ
ル信号をLchのデイジタル信号に対して時間的に
進ませたり遅らせたりして出力するためのもので
あつて、書き込みアドレス（ライトアドレス）と
読み出しアドレス（リードアドレス）が次のよう
に指定される。 D₂，D₃は復調側同期信号発生回路１６からの
信号に応答してそれぞれ書き込みアドレス（ライ
トアドレス）、読み出しアドレス（リードアドレ
ス）を出力するライトアドレスカウンタ、リード
アドレスカウンタである。 このライトアドレスはアドレスマルチプレクサ
D₁のLch、Rch入力として与えられる。又リード
アドレスはアドレスマルチプレクサD₁のLch入力
として与えられ一方で、リードアドレスと補数回
路D₅の出力とを加算する加算器D₄で得る加算出
力をマルチプレクサD₁のRch入力として与える。 この補数回路D₅はコントロール信号Ｓとして
低レベル（０）が与えられているときは時間差入
力△ｎを加算器D₅に与える一方、コントロール
信号として高レベル(1)が与えられているときは時
間差入力△ｎの補数を得てこの補数を加算器D₅
に与える。 従つて、アドレスマルチプレクサD₁に加算器
D₄から与えられるRch入力は、コントロール信号
Ｓが低レベルの時にはリードアドレスに時間差入
力△ｎを加算した値であるのに対してコントロー
ル信号Ｓが高レベルの時にはリードアドレスに時
間差入力△ｎを減算した値となる。 この結果として、加算器D₄からアドレスマル
チプレクサD₁に与えるアドレスはリードアドレ
スカウンタD₃から与えるリードアドレスに対し
て時間差入力△ｎだけコントロール信号Ｓにより
大きいか又は小さく制御される。 アドレスマルチプレクサD₁は復調側同期信号
発生回路１６から与えられるアドレスコントロー
ル入力Ａ、ＢによりライトアドレスカウンタD₂
からのLch、Rch、リードアドレスカウンタD₃か
らのLch又は加算器D₄からのRchの入力のいずれ
かを次表のように選択してバツフアメモリ１０ｄ
へ与える。

【表】 今、ライトパルスが与えられると共にアドレス
コントロール入力Ａ、Ｂとして共に０が与えられ
るとライトアドレスカウンタD₂の出力例えばｍ
がアドレスマルチプレクサD₁からバツフアメモ
リ１０ｄへ与えられてそのLch用領域のアドレス
ｍにデイジタル信号Lmが書き込まれ、次にライ
トパルスが与えられると共にアドレスコントロー
ル入力Ａ、Ｂとして０、１が与えられると、ライ
トアドレスカウンタD₂の出力として上記ｍがア
ドレスマルチプレクサD₁からバツフアメモリ１
０ｄへ与えられてそのRch用領域のアドレスｍに
デイジタル信号Rmが書き込まれる。その後適
宜、アドレスコントロール入力Ａ、Ｂとして１、
０が与えられたときリードアドレスカウンタD₃
の出力がｍとなるに至り、この出力ｍがアドレス
マルチプレクサD₁を通じてバツフアメモリ１０
ｄに与えられてLch用領域のアドレスｍからデイ
ジタル信号Lmが読み出され、その後アドレスコ
ントロール入力Ａ、Ｂとして１、１が与えられた
とき加算器D₄の出力ｍ±△ｎがアドレスマルチ
プレクサD₁を通じてバツフアメモリ１０ｄに与
えられてRch用領域のアドレスｍ±△ｎからデイ
ジタル信号Lm±△ｎが読み出される。 こうして、読み出しはLchについてアドレスｍ
が指定されるのに対してRchについてアドレスｍ
＋△ｎが指定される結果、デイジタル信号Lm、
Rm±△ｎがバツフアメモリ１０ｄから出力され
ることとなり、Rchのデイジタル信号RmはLch
のデイジタルLmに比べて時間差入力△ｎとコン
トロール信号Ｓの低レベルか又は高レベルかによ
つて△ｎだけ遅れ又は進んで出力されることにな
る。 従つて、Lchに対してRchのデイジタル信号を
△ｎだけ進めたいときは、コントロール信号Ｓを
低レベル即ち０に、又△ｎだけ遅らせたいときは
コントロール信号Ｓを高レベル即ち１にすれば良
い。このコントロール信号Ｓの発生は、例えば操
作者により進み又は遅れ切換用スイツチ手段の切
換に応答して進み、遅れに操作された時に０、１
を発生するような手段を設けることによれば良
い。 又△ｎのセツトについては、必要な時間差を、
アナログ信号をデイジタル信号に変換する際の標
本化周波数f_Sの逆数で除した商の２進数をスイツ
チ、テンキー等でセツトするようにすれば良い。
例えば、サンプリング周波数が44.056KHzの場
合、その逆数はおよそ22.7μsecで、この値の整数
倍の時間をスイツチ等を用いた時間差調整手段で
操作者により△ｎとして与えるように構成すれば
良い。なお、音速を340m／ｓとすれば340m×
22.7μsec≒7.7mmであり、7.7mm単位で聴取者と左
スピーカ、右スピーカ間の距離の差を補正するこ
とができる。 以上の実施例ではバツフアメモリ１０ｄの読み
出し時のアドレス指定について、Rch側がLch側
に対して遅れ又は進むようにした例を挙げたが、
これとは逆にバツフアメモリ１０ｄの書き込み時
のアドレス指定についてLch側がRch側に対して
遅れ又は進むようにしても同様にバツフアメモリ
１０ｄの出力ではRch側がLch側に対して時間差
をもつようにできるのは明らかであるばかりでな
く、アドレスの指定の仕方はこれらに限定される
ものではなく種々考えられるのは理解されよう。 本発明のPCM方式記録再生装置によれば、再
生時に例えばRchの出力をLchの出力に対して時
間的にずらすことができるので右スピーカと左ス
ピーカに対して中央からずれて一方に偏よつた聴
取位置を取らざるを得ないような場合左右スピー
カの聴取位置への音の到達時間差が生じるが、こ
の到達時間差の補償に役立つことから再生音の不
自然さが軽減されると共にステレオ感が損なわれ
ることもなくなる等の実用上の利点大なるものが
ある。

【図面の簡単な説明】

第１図はPCM方式記録再生装置の原理的構成
図を、第２図は同上の動作を説明する波形図を示
し、第３図は本発明のPCM方式記録再生装置の
構成図を示す。 １０：メモリー、１０ｄ：バツフアメモリ、
D₁：アドレスマルチプレクサ、D₂：ライトアド
レスカウンタ、D₃：リードアドレスカウンタ、
D₄：加算器、D₅：補数回路。

Claims (1)

1. 【特許請求の範囲】 １ 左チヤンネル、右チヤンネルのような少くと
   も２チヤンネルのアナログ信号をPCM方式によ
   りデイジタル信号に変換しビデオ形式信号等の所
   定形式信号の所定区間にそのデイジタル信号を挿
   入して記録し、再生時に所定形式信号からデイジ
   タル信号を分離して少くとも２チヤンネルのアナ
   ログ信号を再生するようにしたPCM方式記録再
   生装置において、再生時に少くとも２チヤンネル
   のデイジタル信号を書き込み、読み出すメモリに
   対し書き込みアドレス、読み出しアドレスを指定
   するアドレス制御手段は、一方のチヤンネルが他
   のチヤンネルに対して進み又は遅れてメモリの出
   力側に得られるように書き込みアドレス又は読み
   出しアドレスをチヤンネルの一方がチヤンネルの
   他方に対して或る時間差分進み又は遅れた関係で
   指定されるように構成することを特徴とする
   PCM方式記録再生装置。 ２ 上記時間差が可変であるアドレス制御手段と
   していることを特徴とする第１項記載のPCM方
   式記録再生装置。 ３ 上記アドレス制御手段は書き込み又は読み出
   しアドレスカウンターの出力を時間差入力に相応
   して加算する加算器又は時間差入力に相応して減
   算する減算器を含み、この加算器又は減算器の出
   力をチヤンネルの一方に対してアドレスカウンタ
   ーの出力に代えてアドレス指定用に用いることを
   特徴とする第１項記載のPCM方式記録再生装置。