JPS646580B2 - - Google Patents

Info

Publication number
JPS646580B2
JPS646580B2 JP16028884A JP16028884A JPS646580B2 JP S646580 B2 JPS646580 B2 JP S646580B2 JP 16028884 A JP16028884 A JP 16028884A JP 16028884 A JP16028884 A JP 16028884A JP S646580 B2 JPS646580 B2 JP S646580B2
Authority
JP
Japan
Prior art keywords
loop
message
transmission
register
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16028884A
Other languages
English (en)
Other versions
JPS6062765A (ja
Inventor
Kinji Mori
Koichi Ihara
Makoto Nomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16028884A priority Critical patent/JPS6062765A/ja
Publication of JPS6062765A publication Critical patent/JPS6062765A/ja
Publication of JPS646580B2 publication Critical patent/JPS646580B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/437Ring fault isolation or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ループ状の伝送線路を介して、複数
の装置間でデータ伝送を行なうためのループ伝送
システムに関する。
〔発明の背景〕
従来のループ伝送路を用いる伝送システムにお
いては、ループに接続された複数の伝送制御装置
の各々におけるデータの送受信のタイミングの決
定およびループの部分的故障対策の実行のため
に、伝送制御装置の1つをマスタ伝送制御装置と
し、他の伝送制御装置をスレーブ伝送制御装置と
し、前者により、ループ全体の伝送状況の把握を
行ない、これにより上述の送受信タイミングの決
定ならびにループの故障対策を行なつていた。こ
のため、マスタ伝送制御装置が大型の装置になる
とともに、マスタ伝送制御装置が故障した場合に
は、伝送が全く不可能になるという問題を有す
る。
〔発明の目的〕
本発明は、このような問題点をなくし、マスタ
伝送制御装置を用いないで伝送路の故障や拡張に
対処し得る柔軟性の高いループ伝送システムの構
造を提供することを目的とする。
〔発明の概要〕
このような目的を達成するために、本発明で
は、互いに逆方向に情報を伝送する第1および第
2のループ状伝送路を介して機器間で情報の伝送
を行なうループ伝送システムにおいて、それぞれ
の機器は、 (A) 第1のループ状伝送路上のメツセージの送・
受信を行ない、かつ、隣接する第1の機器から
第1のループ状伝送路を介して送られて来るメ
ツセージを隣接する第2の機器に中継するため
の第1のインタフエース手段と、 (B) 第2のループ状伝送路上のメツセージの送・
受信を行ない、かつ隣接する第2の機器から第
2のループ状伝送路を介して送られて来るメツ
セージを隣接する第1の機器に中継するための
第2のインタフエース手段とを備え、チエツク
メツセージを第1のインタフエース手段を介し
て第1のループ状伝送路を介して隣接する第2
の機器に送出し、該送出後に、隣接する第2の
機器から第2のループ状伝送路を介して第2の
インタフエース手段で受信したメツセージを監
視して、第1のループ状伝送路を含む経路の故
障の有無を判断し、故障と判断した時、第1の
ループ状伝送路からのメツセージを第2のルー
プ状伝送路に迂回するように制御することを特
徴とする。
〔発明の実施例〕
以下、実施例に基づき本発明を説明する。
第1図に示すループ伝送システムは、反時計回
り方向にデータを伝送するループ1と、時計回り
方向にデータを伝送するループ2とを有し、ルー
プ1には伝送制御装置11,12,13が接続さ
れ、ループ2には、これらの装置11,12,1
3の各々と対をなす伝送制御装置21,22,2
3が接続されている。各対の装置11と21,1
2と22,13と23はそれぞれ双方向にデータ
を伝送可能な迂回用伝送路100,200,30
0により接続されるとともに、送受信端末31,
32,33に、それぞれ双方向にデータを伝送可
能な線311〜313,321〜323により接
続されている。送受信端末31,32,33は、
装置11,12,13およびループ1ならびに装
置21〜23およびループ2のみが正常時には、
これらの装置11〜13およびループ1と、装置
21〜23およびループ2を用いて、相互にデー
タの交換をする。これらの装置又はループに故障
がある場合、たとえば装置11〜13、ループ1
のいずれかに故障があると、これらの端末31〜
33は、装置11〜13とループ1の正常な部分
装置21〜23、迂回用伝送路100,200,
300およびループ2を用いて相互にデータの交
換を行なう装置21〜23、ループ2のいずれか
に故障がある場合も同様にデータの交換を行な
う。
このため、伝送制御装置11,12,13は、
正常時には、ループ1上にデータを送信するとと
もに、ループ1上のデータを受信する機能と、ル
ープ1の伝送系に異常があるときには、それぞ
れ、迂回路100,200,300上のデータを
送信するとともに、この迂回路上のデータを受信
する機能とを有するように構成される。装置21
〜23も全く同様に構成されている。
第2図は、伝送制御装置11の内部の回路ブロ
ツクを示したものである。他の伝送制御装置も全
く同一の構造を有する。装置11は、ループ1と
データの授受を行なうインタフエース51と、迂
回用伝送路100および線311とデータの授受
を行なうインタフエース61と、これらのインタ
フエース51,61をそれぞれ介して受信したメ
ツセージをストアするための第1、第2の受信バ
ツフア71,73と、これらのインタフエース5
1,61を介して送信するためのメツセージをス
トアするための送信バツフア81と、これらのメ
ツセージの送受信を制御するための処理装置41
およびタイマー90〜92ならびにレジスタ93
〜95とを有する。伝送制御装置11のうち、イ
ンタフエース51,61以外の部分は、マイクロ
コンピユータにより実現される。
第3図は、インタフエース51の詳細ブロツク
図であり、第4図は、インタフエース61のう
ち、迂回用伝送路100に接続される部分を示
す。インタフエース61の内、線311に接続さ
れる部分の構成は、第4図と全く同一なので図示
されていない。第4図において、第3図に示す参
照記号にプライム(′)につけて示したものは、
第3図のものと全く同一のものである。インタフ
エース61のうち、線311に接続される部分
は、第3図の対応する部分の参照番号に2つのプ
ライム(″)をつけて必要に応じて引用すること
にする。
第4図の回路は、ゲート61〜64、レジスタ
65を有しない点で第3図の回路と異なるのみで
ある。
以下、第2図〜第4図を用いて、この装置11
の動作を説明する。
このループ1の伝送系に異常がない場合には、
後述のごとく、レジスタ93〜95には“0”が
セツトされている。このとき、装置11は、端末
31からのデータを次のようにして、他の端末、
たとえば、端末33へ送信する。
送信すべきデータは第5図に示すメツセージの
形で伝送される。すなわち、メツセージ500
は、メツセージの開始部であることを示すフラグ
領域F501と、受信すべき伝送制御装置を特定
するためのデータである受信アドレス領域RA5
02と、メツセージを発信する伝送制御装置を表
示するためのデータである送信アドレス領域SA
503と、伝送すべきデータの領域D504と、
メツセージの誤り検知用データ領域FCS505
と、メツセージの終了部であることを示すフラグ
領域F506からなる。
まず、送信すべきメツセージは、端末31か
ら、インタフエース61を介して処理装置41に
より受信され、処理装置41の制御のもとに送信
バツフア81にストアされる。
この送信バツフア81内には、このメツセージ
は、その送信回数を示すデータと一体にして、ス
トアされる。今のように、端末31から入力され
て今だ送信されていないメツセージについては、
この送信回数は“0”である。
処理装置41は、自己が定めた時刻において、
第1、第2受信バツフア71,73、送信バツフ
ア81内に送信すべきメツセージがないかを探
す。今の場合、送信バツフア81内に送信すべき
メツセージがあることを検出すると、処理装置4
1は、線65Aを介して、インタフエース51内
のレジスタ65に“1”をセツトし、送信中であ
ることを表示するとともに、インタフエース51
内のレジスタ59に、送るべきメツセージのうち
の先頭8ビツトを線59Aを介して入力するとと
もに線60Aを介して、カウンタ60をリセツト
する。
レジスタ59内の8ビツトのデータはクロツク
発生器CLK58からのクロツクに応答して、シ
リアルに出力される。アンドゲート62は、レジ
スタ65の出力が“1”なので開状態にある。従
つて、レジスタ59の出力は、このアンドゲート
62およびオアゲート64を介して送信器53に
送られ、ループ1に出力される。このとき、オア
ゲート64へのもう一方の入力はない。アンドゲ
ート63が、インバータ61の出力“0”により
閉状態にあるからである。カウンタ60はCLK
58の出力をカウントする3ビツトのカウンタで
あり、8ビツト分のクロツクをカウントすると、
線60B上にオーバフロー信号を出力する。処理
装置41は、このオーバフロー信号に応答して、
送信バツフア81内の送るべきメツセージの次の
8ビツトをレジスタ59に送出する。このような
動作を繰り返し、所定の長さのメツセージをルー
プ1に送出することができる。こうして、送信バ
ツフア81内の送信すべきメツセージの送信が終
了すると、そのメツセージの送信回路データを
“1”とするとともに、レジスタ65に“0”を
セツトする。また、処理装置41は、タイマー9
0をセツトする。タイマー90のセツト時間は、
ループ1上をメツセージが1巡するに要する時間
より幾分大きな値に定められている。
この装置11から送出されたメツセージが装置
12の受信器52に達すると、同期信号検出器5
4が、この受信メツセージのビツトシーケンスを
検出し、このビツトシーケンスの各ビツトに同期
した同期信号を出力する。受信器52による受信
データは、8ビツトのレジスタ56へ、この同期
信号に同期してストアされる。カウンタ55は、
3ビツトのカウンタであり、同期信号を8個計数
すると、オーバフロー信号を線55A上に出力す
る。装置12内の処理装置41は、このオーバフ
ロー信号に応答して、レジスタ56内のメツセー
ジを第1の受信バツフア71にストアする。
もし、このとき、装置12がメツセージの送信
中でないときには、レジスタ65には“0”がス
トアされている。従つて、アンドゲート63は開
状態にあるので、この受信したメツセージは、そ
のまま、アンドゲート63、オアゲート64を介
して送信器53に送られ、再びループ1上に転送
される。
処理装置41は、このメツセージの受信に際し
て、受信されたメツセージ内の送信アドレスを受
信したとき、この送信アドレスが自己のアドレス
か否かを解読する。自己のアドレスでないことを
検知した場合は、上述の8ビツトごとのデータの
取り込みをつづける。この受信したメツセージ
は、すでに、ループ1上に転送されているので、
処理装置41は、再びこのメツセージをループ1
に転送する必要がない。この転送不要を示すため
に、レジスタ65の内容を線65Bより取り込
み、これを受信したメツセージに付随するデータ
として第1の受信バツフアにストアする。この送
信アドレスが自己のアドレスであることを検知し
た場合は、処理装置41は、線65Aを介して、
レジスタ65に、ただちに“0”をセツトし、受
信器52から送信器53へメツセージの残りの部
分の転送を停止させたうえで、この残りの部分を
第1受信バツフア71にストアする。1メツセー
ジ全文を受信し終つたことを、メツセージ内のフ
ラグ領域506(第5図)を解読して知ると、処
理装置41は、レジスタ65に再び“0”をセツ
トする。
もし、装置12がメツセージ送信中の場合は、
レジスタ65に“1”がセツトされている。従つ
て、受信器52により受信されたメツセージは送
信器53に送られることなく、第1の受信バツフ
ア71にストアされる。
もし、この受信したメツセージの送信アドレス
が自己のものでないときには、このメツセージ
は、再びループ1に転送されねばならない。この
必要性を示すために、レジスタ65の内容“1”
が第1の受信バツフア71にストアされる。
メツセージを受信した装置12は、第1の受信
バツフア内のメツセージの受信アドレスが自己の
ものか否かを解読する。自己のものであるなら
ば、このメツセージを端末32に送信するととも
に、このメツセージを消去する。一方、今の例の
ように、このメツセージの受信アドレスが自己の
ものでないならば、このメツセージに付随する送
信必要、不必要を示すビツトが“1”という条件
で、再びループ1に、自己の定めた送信時刻に送
信したうえで、このメツセージを第1の受信バツ
フア71から消去する。もし、このビツトが
“0”のときには、このメツセージを受信するこ
となく、消去する。このループ1上に送出された
メツセージが装置13のインタフエース51に到
達すると、先に装置12に関して述べたのと同じ
ように、端末13内の第1の受信バツフア71に
ストアされ、受信アドレスを処理装置41により
判別され、今の例のように、端末33に送るべき
メツセージであると判別すると、自己が定めた送
信時刻に、この第1の受信バツフア71内のメツ
セージを端末33およびループ1へそれぞれイン
タフエース61,51を介して送出する。こうし
て端末11からデータが、端末33に送信される
とともに、このメツセージはループ1上に転送さ
れる。ループ1に装置13から送出されたメツセ
ージはループ1を伝送し、装置11に到達する。
装置11はこのメツセージを、インタフエース5
1を介して受信して、第1の受信バツフア71に
ストアする。装置11では、この受信バツフア7
1内のメツセージ内の送信アドレスが自己を指定
するものであることを検出し、この第1の受信バ
ツフア内のメツセージおよび送信バツフア81内
の元のメツセージは、消去され、ループ1には転
送されない。処理装置41はタイマー90をリセ
ツトする。
何らかの理由で、装置11にメツセージが戻ら
ない場合、タイマー90がタイムアツプする。処
理装置41は、タイマー90のタイムアツプ信号
に応答して、送信バツフア81にストアしてい
た、先に送信したメツセージを再びループ1に送
信する。この再送信のたびに、このメツセージに
付随する、送信バツフア81内の送信回数データ
をカウントアツプする。この再送信は、所定の一
巡時間内に装置11が送信したメツセージが装置
11により受信されないかぎり、所定回数、くり
返される。
装置11が所定回数、同一メツセージを繰り返
し発信しても、このメツセージがループ1を1巡
して、装置11に返送されなかつたことを、送信
バツフア81内の送信回数データが所定値をこえ
たことにより知つた場合には、処理装置41はル
ープ異常と判断し、迂回路形成のための処理を開
始する。この処理を第6図を用いて説明する。第
6図において、第1図と同一の参照数字は同一の
ものを示す。第6図では、第1図のシステムにさ
らに、伝送制御装置14,15,16および2
4,25,26および迂回用伝送路400,50
0,600が付加されている。これらの付加され
た装置の構成は、第1図の装置と同一である。ま
た第6図においては、伝送制御装置11と21,
12と22,13と23,14と24,15と2
5,16と26にそれぞれ接続された送受信端末
は簡単化のために、図示されていない。
ループ伝送系の異常を検出した装置11では、
処理装置41が伝送可否チエツク要求を受けたこ
とを示すレジスタ93に“1”をセツトしたうえ
で伝送可否のチエツクコマンドと、ループ1上の
隣接伝送制御装置12を指定する受信アドレス
と、装置11、自身のアドレスからなる送信アド
レスとを含む第1のメツセージをループ1上に送
信する。それとともに、装置21を指定する受信
アドレスと伝送可否のチエツク要求コマンドと、
自己のアドレスを有する送信アドレスとを含む第
2のメツセージを迂回用伝送線100上に送出す
る。さらに、タイマー91をセツトする。タイマ
ー91のセツト時間は、装置11,12,22,
21を含む小ループ201上をメツセージが1巡
するに要する時間よりも幾分大きめにされる。
この第1のメツセージで指定された装置12で
は、この第1のメツセージを第1の受信バツフア
71に受信し、処理装置41は受信アドレスが自
己のアドレスであることを検出し、この第1のメ
ツセージ内のコマンドおよび送信アドレスを解読
する。解読の結果、このコマンドが、伝送可否の
チエツクコマンドであり、送信アドレスが自己の
ものでないことを知ると、装置12内の処理装置
41は、装置22を指定する受信アドレスと、送
られてきたコマンドおよび送信アドレスとからな
るメツセージを迂回路用伝送線200上に送出す
る。装置22では、線200上から信号がインタ
フエース61に入力されたことを検出すると、こ
の検出結果に応答して、処理装置41は線200
上のメツセージを第2の受信バツフア73に取り
込む。この取り込まれたメツセージ内の受信アド
レスが自己のアドレスであることを検知し、この
メツセージ内のコマンドが伝送可否のチエツク要
求であり、かつ、送信アドレスが自己のものでな
いことを検知し、このメツセージの受信アドレス
を装置21を指定するアドレスにかえた後のメツ
セージをループ2上に送出する。このメツセージ
がループ2を通つて、装置21に到達すると、こ
の装置21では、インタフエース51を介して、
第1の受信バツフア71にこのメツセージをスト
アする。処理装置41は、このメツセージ内の受
信アドレスが自己のものであること、およびこの
メツセージ内のコマンドが伝送可否のチエツクを
要求するコマンドであることおよび送信アドレス
が自己のものでないことを検出し、このメツセー
ジをインタフエース61を介して迂回用線路10
0に送出する。装置11ではこの線100を介し
てメツセージが入力されたことを検出すると、こ
のメツセージを第1の受信バツフア71内に取り
込み、このメツセージ内の受信アドレスが自己の
ものであることを検出し、送られたメツセージ内
のコマンドおよび送信アドレスを解読し、送信ア
ドレスが自己のものであることより、装置11,
12,22,11を結ぶ小ループ201が正常で
あることを知る。その後、タイマー91をリセツ
トするとともに、レジスタ94に“1”をセツト
し、伝送可否チエツクズミであることを示す。レ
ジスタ95の中は、ループ1が使用可であること
を示すため、ビツト“0”のままとする。
一方、装置11から線100上に送出された第
2のメツセージを、装置21が受信すると、装置
21では、処理装置41が、この第2のメツセー
ジを第2の受信バツフア73にストアした後、こ
のメツセージ内の受信アドレスが自己のものであ
ることを検出すると、このメツセージ内のコマン
ドおよび送信アドレスを解読する。解読の結果、
このコードが伝送可否のチエツクを要求するもの
であり、装置21の接続されたループ2と異なる
ループ上の装置21と対をなす装置11から送信
されたメツセージであることを知と、処理装置4
1は、伝送可否チエツク要求を受けたことを示す
ために、レジスタ93に“1”をセツトしたうえ
で、自己を示す送信アドレスと、装置26を示す
受信アドレスと、伝送可否チエツク要求を示すコ
マンドとを含むメツセージをループ2上に送出す
る。さらに、タイマー91をセツトする。このタ
イマーのセツト時間は、装置21,26,16,
11を結ぶ小ループ106上をメツセージが1巡
するより幾分長い時間にセツトされる。装置2
6,16,11において、先に装置12,22,
21について述べたのと同じ処理がなされ、小ル
ープ106が正常のとき、装置21には、この装
置のアドレスを受信アドレス、送信アドレスとす
る、伝送可否チエツク要求を示すコマンドを含む
メツセージが迂回用伝送路100より入力され、
装置21は、このメツセージを解読し、小ループ
106が正常であり、迂回路100を使用する必
要がないことを示すために、レジスタ95は
“0”のままとするとともに、伝送可否チエツク
終了ずみを示すためにレジスタ94に“1”をセ
ツトし、タイマー91をリセツトする。
こうして小ループ201,106の伝送可否チ
エツクが終了する。
小ループ106の伝送可否チエツク処理に関し
て、メツセージの転送に関与する装置26,1
6,11のうち、伝送可否チエツクコマンドを発
した装置21と同一のループ上にある装置21
は、その中の、伝送可否チエツク要求を示すコマ
ンドを含むメツセージを受けたときに、このこと
を示すために、レジスタ93に“1”をセツトす
る。
小ループ201の、伝送可否チエツク処理に関
して、メツセージの転送に関与する装置12,2
2,21の内、伝送可否チエツクコマンドを含む
メツセージを発した装置11と同じループ上にあ
る装置12は、その中のレジスタ93に、“1”
をセツトする。
以上の処理の結果、装置12,26のレジスタ
93には“1”がセツトされ、レジスタ94には
“1”がセツトされていない。このように、レジ
スタ93に“1”がセツトされ、レジスタ94に
“1”がセツトされていない装置は、自からを送
信元として、伝送可否チエツク要求を示すコマン
ドを含むメツセージを発信させる。
たとえば、装置26は、装置21がしたのと全
く同じようにして、装置26,25,15,16
を結ぶ小ループ605の伝送可否チエツクし、チ
エツク後、伝送可であることを判明するとレジス
タ94に“1”をセツトし、レジスタ95は
“0”のままとする。
装置12も、装置21,26と全く同じように
装置12,13,23,22を結ぶ小ループの伝
送可否をチエツクする。この場合、装置13が故
障しているとすると、装置12から発せられた伝
送可否チエツクを要求を示すコマンドを含むメツ
セージは、タイマー91がタイムアツプした時点
では装置12に戻つてこない。装置12は、この
とき、上述の伝送可否チエツクのためのメツセー
ジを所定回数繰り返し発信し、それでも、このル
ープが伝送可であることを検出できなかつたとき
には、レジスタ94に“1”をセツトし、伝送可
否チエツクが終了済みであることを示すととも
に、レジスタ95に“1”を示し、この小ループ
が異常であり、迂回用伝送路200を使用すべき
ことを示す。
さらに、装置26からの伝送可否チエツクコマ
ンドを含むメツセージを受信した伝送制御装置2
5も同じように、自から伝送可否チエツクを行な
う。
第6図の例では、装置25は、装置24が故障
のため、迂回用伝送路500を使用すべきことを
示すために、レジスタ95に“1”をセツトす
る。
このようにして、各伝送制御装置は、迂回用伝
送線を使用すべきかどうかをレジスタ95をみて
判別する。たとえば、第6図においては、装置1
2,25は、それぞれ迂回用伝送路を使用すべき
ことを知る。このように、レジスタ95に“1”
がセツトされた装置は、レジスタ65に“1”を
セツトするとともに、ループ1又は2より受信し
たメツセージを、第1の受信バツフア71に取り
込んだのち、迂回用伝送路200又は500にそ
れぞれ、このメツセージを転送する。一方、装置
22,15では、迂回用伝送路より入力されたメ
ツセージは、第2の受信バツフア73にストア
し、この第2の受信バツフア73のメツセージの
送信アドレスが自己のものでないときはすべてル
ープ2又は1に転送する。自己のものであるとき
には、転送しない。いずれの場合も、この第2の
受信バツフアの内容はその後消去する。この結
果、装置12に入力されたメツセージは、迂回用
伝送路200、装置22を介してループ2上に転
送され、装置25において、再び迂回用信号路5
00、装置15を介してループ1上に転送されう
ち。こうして、図の太線4で示す閉じた伝送路が
形成される。
なお、以上の動作において、伝送可否チエツク
の要求を受けつけ、自から発信元として、伝送可
否チエツクコマンドを発信した伝送制御装置は、
この発信時にタイマーー92をセツトする。この
タイマーのセツト時間は、伝送可否チエツクコマ
ンドが正常なループ1又は2をそれぞれ一巡する
時間よりも幾分大きめにセツトされる。各伝送制
御装置は、このタイマーがタイムアツプする前
に、同一ループ上の隣接する伝送制御装置からの
伝送可否チエツクコマンドを含むメツセージを受
けたときには、自からを発信元として、伝送可否
チエツクコマンドを含むメツセージの送信をしな
い。こうして、ループ1が一時的に異常となつた
後、正常に復した場合、この伝送可否チエツクの
処理が永久的にくり返されるのを防ぐ。
また、レジスタ95に“1”をセツトした装置
12,25の内ループ1にある装置12は、定期
的にループ故障回復チエツクコマンドを含むメツ
セージをループ1に伝送する。このメツセージの
受信アドレス、送信アドレスはともに自己のアド
レスとする。これを受信した他の装置13は、正
常であるならば、このメツセージを、ループ1上
に再送出する。迂回用伝送路300には送出しな
い。以下の装置14,15,16,11は正常で
あるので、このメツセージは装置12に戻るの
で、装着12は、レジスタ93〜95をすべて
“0”にセツトする。しかし、装置13の故障回
復がなされていないとき、この故障回復チエツク
コマンドを含むメツセージが装置12に戻らない
ので、ループ1の異常と判断し、レジスタ93〜
95はそのままとする。このとき、装置12は伝
送可否チエツクコマンドを含むメツセージを定期
的に装置13,23,22,12を含むループに
伝送し、もし、仮りに装置13,23,22がす
べて正常になつていたときには、レジスタ95を
“0”にセツトする。以上は、ループ1に接続さ
れた伝送制御装置がループ1の伝送系の異常を検
出した場合のシステムの動作説明であるが、ルー
プ2に接続された伝送制御装置がループの伝送時
の異常を検出した場合も同様である。
以上のようにループ1,2上の各伝送制御装置
は、それぞれループ1,2の伝送路が異常である
と、自から小ループの伝送可否チエツクコマンド
を含むメツセージを発信する。また、ループ1,
2上の各伝送制御装置は、伝送可否チエツクコマ
ンドを含むメツセージを受信した場合には、これ
を転送するとともに、自から、伝送可否のチエツ
クコマンドを発信し、自からを起点とする小ルー
プの伝送可否のチエツクを行なう。このように、
各伝送制御装置により、ループ1,2の一部分の
伝送可否をチエツクさせることにより、ループ
1,2の一部に故障が生じても、マスタステーシ
ヨンを用いずに、迂回路の形成ができる。
以上一方向性ループ状伝送路の場合について説
明したが本発明はこれに限らず同一の思想で双方
向性伝送路の場合にも適用出来るものである。
〔発明の効果〕
以上説明したように本発明によれば各伝送制御
装置が皆平等の機能を備えたものであり、相互の
関係も平等であり特にシステムを管理するマスタ
ー制御装置もない場合にも柔軟に対処し得るルー
プ伝送システムである。その場合、各伝送制御装
置の独自性が高く、ローカルな判断にもとづいて
迂回路伝送路等の伝送線路を選択し、自在にネツ
トワークの形態を形成することを可能とする。伝
送路内に故障や、異常が生じた際、他の装置に殆
ど影響を与えることなく迂回したネツトワークを
構成したり、新たな伝送制御装置を追加したり、
削除、保守等の際も臨機応変に対応し、ネツトワ
ーク全体としての耐故障性(Fault tolerance)
が高く、必要な形態ネツトワークを各伝送制御装
置により自律的に形成することを可能とする。
以上のように本発明によれば各ノードの自立
性、独自性が高く、且つ平等であるにも拘らず高
度な信頼性と柔軟性の富んだ分数処理システムを
可能とするものである。
【図面の簡単な説明】
第1図は本発明によるループ状伝送システムの
概略ブロツク図、第2図は、第1図のシステムに
用いる伝送制御装置のより詳細にブロツク図、第
3図、第4図はインタフエース51,61のより
詳細ブロツク図、第5図は伝送されるメツセージ
のフオーマツトを示す図、第6図は、第1図のシ
ステムにおける故障時の迂回路形成処理を説明す
るための図である。 1,2…ループ、11〜16,21〜26…伝
送制御装置、31…送受信端末、41…処理装
置、51,61…インタフエース、71…第1受
信バツフア、73…第2受信バツフア、81…送
信バツフア、90〜92…タイマー、93…伝送
可否チエツク要求を受付けたことを示すためのレ
ジスタ、94…伝送可否チエツクを終了したここ
とを示すためのレジスタ、95…伝送可否チエツ
ク結果を示すためのレジスタ、100,200,
300,400,500,600…迂回用伝送
線。

Claims (1)

  1. 【特許請求の範囲】 1 互いに逆方向に情報を伝送する第1および第
    2のループ状伝送路を介して機器間で情報の伝送
    を行なうループ伝送システムにおいて、それぞれ
    の機器は、 (A) 上記第1のループ状伝送路上のメツセージの
    送・受信を行ない、かつ、隣接する第1の機器
    から上記第1のループ状伝送路を介して送られ
    て来るメツセージを隣接する第2の機器に中継
    するための第1のインタフエース手段と、 (B) 上記第2のループ状伝送路上のメツセージの
    送・受信を行ない、かつ隣接する第2の機器か
    ら上記第2のループ状伝送路を介して送られて
    来るメツセージを隣接する第1の機器に中継す
    るための第2のインタフエース手段とを備え、
    チエツクメツセージを上記第1のインタフエー
    ス手段を介して上記第1のループ状伝送路を介
    して隣接する第2の機器に送出し、該送出後
    に、隣接する第2の機器から上記第2のループ
    状伝送路を介して上記第2のインタフエース手
    段で受信した上記メツセージに対する応答を監
    視して、上記第1のループ状伝送路を含む経路
    の故障の有無を判断し、故障と判断した時、上
    記第1のループ状伝送路からのメツセージを上
    記第2のループ状伝送路に迂回するように制御
    することを特徴とするループ伝送システムにお
    ける伝送制御方法。
JP16028884A 1984-08-01 1984-08-01 ループ伝送システムにおける伝送制御方法 Granted JPS6062765A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16028884A JPS6062765A (ja) 1984-08-01 1984-08-01 ループ伝送システムにおける伝送制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16028884A JPS6062765A (ja) 1984-08-01 1984-08-01 ループ伝送システムにおける伝送制御方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP54115300A Division JPS5847111B2 (ja) 1979-09-10 1979-09-10 ル−プ伝送システム

Publications (2)

Publication Number Publication Date
JPS6062765A JPS6062765A (ja) 1985-04-10
JPS646580B2 true JPS646580B2 (ja) 1989-02-03

Family

ID=15711741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16028884A Granted JPS6062765A (ja) 1984-08-01 1984-08-01 ループ伝送システムにおける伝送制御方法

Country Status (1)

Country Link
JP (1) JPS6062765A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5360104A (en) * 1976-11-10 1978-05-30 Toshiba Corp Loop-type data highway system
JPS5440005A (en) * 1977-09-06 1979-03-28 Fujitsu Ltd Loop-type data transmission system

Also Published As

Publication number Publication date
JPS6062765A (ja) 1985-04-10

Similar Documents

Publication Publication Date Title
US4354267A (en) Data transmission system utilizing loop transmission lines between terminal units
JPS5947906B2 (ja) ル−プ伝送システム
US5301186A (en) High speed transmission line interface
JPS5943862B2 (ja) ル−プ伝送システムの情報伝送方法
JPH0656994B2 (ja) チェックポイント・フレーム数低減方法
JPH05160842A (ja) 多重通信制御装置
JPH0654911B2 (ja) マスターシップを転送する方法および装置
JPS646580B2 (ja)
JPH0318379B2 (ja)
JPH0318380B2 (ja)
JPS6412144B2 (ja)
JPS5819058A (ja) デ−タウエイシステムにおける構成制御方式
JPH06252895A (ja) データ伝送方式
JPH0126213B2 (ja)
JP2677895B2 (ja) 多重伝送方式
JP3035949B2 (ja) マスタ装置の切替制御方式
JPH06112972A (ja) パケット再送方式
JP4087070B2 (ja) 同報/ack送信方式
JPS6145423B2 (ja)
JPS59210751A (ja) ネツトワ−クのノ−ド障害回復方式
JPH0738593A (ja) サイクリックデータ伝送方法
JPH07295950A (ja) 仮想共有メモリ装置
JPH0568902B2 (ja)
JPH02234534A (ja) ネットワーク仮親局相互間の競合制御方式
JPS6059837A (ja) 送達確認方式